首页--工业技术论文--无线电电子学、电信技术论文--基本电子电路论文--数字电路论文

10bit 80MS/s流水线模数转换器IP核的研究与设计

摘要第1-4页
Abstract第4-6页
目录第6-8页
第一章 前言第8-12页
   ·研究背景以及意义第8-9页
   ·国内外研究进展与现状第9-10页
   ·主要工作与论文组织结构第10-12页
第二章 模数转换器概述第12-20页
   ·模数转换基本原理第12-15页
     ·模数转换器基本原理第12-14页
     ·采样定理第14-15页
   ·衡量模数转换器性能的参数第15-19页
     ·静态特性参数第15-17页
     ·动态特性参数第17-18页
     ·静态参数与动态参数对模数转换器性能影响第18-19页
   ·小结第19-20页
第三章 流水线模数转换器系统设计第20-40页
   ·流水线模数转换器的工作原理第20-21页
   ·主要模块介绍及其非理想因素分析第21-34页
     ·采样保持电路(Sample/Hold Amplifier)第21-27页
     ·余量增益电路(Multiplying Digital to Analog Converter)第27-30页
     ·子模数转换器(SubADC)第30-34页
   ·流水线模数转换器低功耗技术第34-36页
     ·运放性能以及采样电容等比例缩小(Component Scaling Down)第34-35页
     ·相邻流水级运放共享(Op-Amp Sharing)第35页
     ·前端无采样保持(SHAless)第35-36页
   ·系统架构选择第36-38页
   ·小结第38-40页
第四章 模数转换器电路模块设计第40-62页
   ·MOS 开关设计第40-42页
   ·运算放大器设计第42-48页
     ·运算放大器结构分析第43-45页
     ·运算放大器子模块设计第45-48页
   ·采样保持电路设计第48-50页
   ·比较器及 SubADC 设计第50-53页
   ·参考电压以及基准电流产生电路设计第53-55页
     ·带隙基准(Bandgap Voltage Reference)第53-54页
     ·参考电压以及基准电流产生电路第54-55页
   ·数字电路与时钟电路设计第55-58页
     ·双相非交叠时钟电路第55-56页
     ·延迟对准寄存器链第56-57页
     ·数字校正电路第57-58页
   ·流水线 ADC 整体电路仿真结果第58-60页
   ·小结第60-62页
第五章 模数转换器版图设计及芯片测试第62-74页
   ·版图设计第62-65页
     ·匹配性设计第62-63页
     ·抗干扰设计第63页
     ·可靠性设计第63-64页
     ·芯片版图第64-65页
   ·测试方案第65-69页
     ·静态参数测试方法第65-66页
     ·动态参数测试方法第66页
     ·芯片测试平台第66-69页
   ·测试结果第69-72页
     ·测试结果第69-71页
     ·测试结果分析第71-72页
   ·小结第72-74页
第六章 总结与展望第74-76页
   ·工作总结第74-75页
   ·未来工作展望第75-76页
参考文献第76-80页
致谢第80-81页

论文共81页,点击 下载论文
上一篇:基于时钟控制技术的IC低功耗设计研究
下一篇:QPSK全数字中频调制解调器的FPGA实现