| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 引言 | 第11-13页 |
| 1 绪论 | 第13-15页 |
| ·低漏功耗设计的背景与意义 | 第13页 |
| ·设计标准单元的重要性 | 第13-14页 |
| ·本文的组织结构 | 第14-15页 |
| 2 漏功耗的产生机理及漏功耗减小技术 | 第15-21页 |
| ·功耗的来源 | 第15-19页 |
| ·动态功耗 | 第15-16页 |
| ·漏功耗 | 第16-19页 |
| ·漏功耗减小技术 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 3 标准单元的建库 | 第21-27页 |
| ·标准单元的种类 | 第21-23页 |
| ·标准单元的库模型 | 第23页 |
| ·本文采用的建库流程 | 第23-26页 |
| ·本章小结 | 第26-27页 |
| 4 低漏功耗标准单元的设计 | 第27-47页 |
| ·标准单元中基本门的漏功耗优化 | 第27-44页 |
| ·标准单元中反相器的优化 | 第28-30页 |
| ·标准单元中与非门和或非门的优化 | 第30-33页 |
| ·标准单元中异或门的优化 | 第33-36页 |
| ·触发器的漏功耗减小研究 | 第36-44页 |
| ·基于异或门的复杂门设计 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 5 版图库 | 第47-59页 |
| ·SMIC 130nm CMOS 工艺设计规则 | 第47-53页 |
| ·标准单元的版图设计规则 | 第53-55页 |
| ·格点的设置 | 第53-54页 |
| ·标准单元 PIN 脚示例 | 第54-55页 |
| ·标准单元的版图设计规范 | 第55-58页 |
| ·与单元边界和引脚相关设计规则 | 第56-57页 |
| ·单元边界半间距规则以及布线通道相关设计规则 | 第57-58页 |
| ·标准单元的版图 | 第58页 |
| ·本章总结 | 第58-59页 |
| 6 布局布线库 | 第59-69页 |
| ·SMIC 130nm CMOS 工艺布局布线库规则介绍 | 第59-62页 |
| ·布局布线单元版图设计中的相关设计规则 | 第62-63页 |
| ·布局布线库 Abstract 提取流程 | 第63-68页 |
| ·本章小结 | 第68-69页 |
| 7 综合库和仿真库 | 第69-79页 |
| ·liberty 工艺文件介绍 | 第69-72页 |
| ·标准单元特征化原理 | 第72-78页 |
| ·延时计算方式 | 第73-74页 |
| ·Liberty NCX 用于标准单元特征化 | 第74-78页 |
| ·本章小结 | 第78-79页 |
| 8 标准单元的应用 | 第79-88页 |
| ·实现的部分功能 | 第79页 |
| ·功能框图 | 第79-80页 |
| ·数字部分设计 | 第80-83页 |
| ·代码编写与仿真 | 第83页 |
| ·逻辑综合和自动布局布线 | 第83-87页 |
| ·本章小结 | 第87-88页 |
| 9 结论 | 第88-89页 |
| 参考文献 | 第89-92页 |
| 附录A DC的综合脚本 | 第92-94页 |
| 在学研究成果 | 第94-95页 |
| 致谢 | 第95页 |