智能卡操作系统内核的研究与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-11页 |
| ·项目背景 | 第9页 |
| ·研究内容 | 第9-10页 |
| ·论文结构和主要内容 | 第10-11页 |
| 第2章 智能卡相关技术研究 | 第11-21页 |
| ·智能卡发展现状 | 第11-12页 |
| ·智能卡分类 | 第12-13页 |
| ·智能卡COS | 第13-14页 |
| ·智能卡的物理特性 | 第14-19页 |
| ·物理结构 | 第14-16页 |
| ·操作条件 | 第16页 |
| ·操作过程 | 第16-19页 |
| ·智能卡的组织结构 | 第19-20页 |
| ·文件组织结构 | 第19页 |
| ·文件引用方式 | 第19-20页 |
| ·数据引用方式 | 第20页 |
| ·ISO 7816标准 | 第20-21页 |
| 第3章 内核设计方案 | 第21-45页 |
| ·CIU51G128芯片 | 第21-25页 |
| ·硬件特性 | 第21-23页 |
| ·空间结构 | 第23-25页 |
| ·文件系统设计 | 第25-33页 |
| ·文件系统概述 | 第25页 |
| ·文件结构 | 第25-27页 |
| ·EF文件 | 第27-32页 |
| ·文件类型相关命令 | 第32-33页 |
| ·安全系统设计 | 第33-36页 |
| ·安全属性 | 第33页 |
| ·安全机制 | 第33-34页 |
| ·密钥 | 第34页 |
| ·安全特性 | 第34-36页 |
| ·备份与恢复机制 | 第36-41页 |
| ·数据备份机制 | 第36-40页 |
| ·数据恢复机制 | 第40页 |
| ·EEPROM防拔机制 | 第40-41页 |
| ·PATCH机制 | 第41-45页 |
| ·ROM COS | 第41-42页 |
| ·BOOTLOADER机制 | 第42-45页 |
| 第4章 I/O通信模块设计 | 第45-57页 |
| ·总体设计 | 第45-47页 |
| ·ATR响应 | 第47页 |
| ·PPS协议 | 第47-48页 |
| ·APDU命令结构 | 第48-55页 |
| ·命令APDU | 第48-49页 |
| ·响应APDU | 第49-50页 |
| ·APDU编码结构 | 第50-55页 |
| ·生命周期 | 第55-57页 |
| 第5章 内核函数设计与实现 | 第57-79页 |
| ·开发环境 | 第57页 |
| ·工程设置 | 第57-59页 |
| ·模块函数设计 | 第59-66页 |
| ·设计目标 | 第59-60页 |
| ·模块划分 | 第60页 |
| ·模块函数 | 第60-63页 |
| ·MAIN主流程 | 第63-66页 |
| ·变量定义规范 | 第66页 |
| ·全局变量 | 第66页 |
| ·局部变量 | 第66页 |
| ·程序调试 | 第66-70页 |
| ·编译 | 第66-67页 |
| ·调试 | 第67-68页 |
| ·内存映射设置 | 第68-69页 |
| ·中断设置 | 第69-70页 |
| ·IO通信设置 | 第70页 |
| ·系统测试 | 第70-74页 |
| ·测试环境 | 第70-71页 |
| ·测试目的 | 第71页 |
| ·功能测试 | 第71-72页 |
| ·单元测试 | 第72-74页 |
| ·性能测试 | 第74页 |
| ·测试结果 | 第74页 |
| ·芯片移植方案 | 第74-79页 |
| ·局限性 | 第74-75页 |
| ·动态分配内存解决方案 | 第75页 |
| ·复位流程 | 第75页 |
| ·内存编址的转换算法 | 第75-76页 |
| ·安全性 | 第76页 |
| ·方案的优点和缺点 | 第76-79页 |
| 第6章 总结与展望 | 第79-81页 |
| ·论文总结 | 第79页 |
| ·下一步工作展望 | 第79-80页 |
| ·研究生阶段学习情况总结 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 致谢 | 第83-85页 |
| 攻读学位期间发表的学术论文目录 | 第85页 |
