| 第一章 IP核和重用设计方法学 | 第1-23页 |
| ·SoC(System on a Chip)概述 | 第15-16页 |
| ·SOC与IP | 第16-17页 |
| ·IP核和重用设计方法学 | 第17-19页 |
| ·可重用设计的基本原则 | 第19-20页 |
| ·我国SoC-IP产业的现状 | 第20页 |
| ·课题来源 | 第20-21页 |
| ·论文意义 | 第21页 |
| ·论文工作和本文的主要内容 | 第21-23页 |
| 第二章 数据通信原理 | 第23-35页 |
| ·数据通信概述 | 第23页 |
| ·数据传输方式 | 第23-25页 |
| ·并行传输与串行传输 | 第23-24页 |
| ·异步传输与同步传输 | 第24页 |
| ·单工、半双工、全双工传输 | 第24-25页 |
| ·差错控制 | 第25-30页 |
| ·差错控制的基本概念 | 第26-28页 |
| ·差错分类 | 第26页 |
| ·差错控制方式 | 第26-28页 |
| ·差错控制编码的概念 | 第28-29页 |
| ·编码效率 | 第29页 |
| ·简单的差错控制编码 | 第29-30页 |
| ·奇偶监督码 | 第29-30页 |
| ·串行通信协议 | 第30-34页 |
| ·串行通信物理接口标准 | 第30-31页 |
| ·串行通信接口的基本任务 | 第30-31页 |
| ·有关串行通信的物理标准 | 第31页 |
| ·串行通信软件协议 | 第31-34页 |
| ·异步通信协议 | 第31-32页 |
| ·同步协议 | 第32-34页 |
| ·面向字符的同步协议 | 第32-33页 |
| ·面向比特的同步协议 | 第33-34页 |
| ·小结 | 第34-35页 |
| 第三章 串行通信接口(SCI)软核的设计及逻辑综合 | 第35-68页 |
| ·IP标准化组织简介 | 第35页 |
| ·符合VSIA标准的IP软核设计流程 | 第35-36页 |
| ·SoC的典型架构和IP接口定义 | 第36-37页 |
| ·SCI的功能概述 | 第37-39页 |
| ·SCI的外特性 | 第38页 |
| ·SCI的基本传送规则 | 第38-39页 |
| ·SCI的数据传送格式 | 第38-39页 |
| ·SCI的数据的差错控制 | 第39页 |
| ·SCI寄存器列表 | 第39页 |
| ·SCI IP软核的系统级设计 | 第39-40页 |
| ·SCI功能模块的划分 | 第40页 |
| ·SCI IP软核的RTL级设计 | 第40-59页 |
| ·波特率发生器的设计 | 第40-41页 |
| ·发送器设计 | 第41-49页 |
| ·发送器有关的寄存器 | 第42-46页 |
| ·SCI数据寄存器(DATAR) | 第42-43页 |
| ·SCI控制寄存器1(CTRLRI) | 第43-44页 |
| ·SCI控制寄存器2(CTRLR2) | 第44-45页 |
| ·SCI状态寄存器1(STATER1) | 第45-46页 |
| ·发送状态机和发送移位寄存器的设计 | 第46-48页 |
| ·发送状态机的设计 | 第46-47页 |
| ·发送移位寄存器的设计 | 第47-48页 |
| ·发送控制器的设计 | 第48-49页 |
| ·空闲帧及导引字符的发送 | 第48页 |
| ·中止字符的发送 | 第48-49页 |
| ·发送过程中标志位的设计 | 第49页 |
| ·接收器的设计 | 第49-56页 |
| ·接收有关的寄存器 | 第50-51页 |
| ·SCI接收器的数据、控制寄存器及状态寄存器1 | 第50页 |
| ·SCI状态寄存器2 | 第50-51页 |
| ·数据恢复逻辑的设计 | 第51-52页 |
| ·检测起始位 | 第51-52页 |
| ·数据采样与位值判定 | 第52页 |
| ·接收移位寄存器的设计 | 第52-53页 |
| ·接收器状态标志的设计 | 第53-55页 |
| ·接收数据寄存器满 | 第53页 |
| ·噪声标志 | 第53页 |
| ·帧格式错标志 | 第53-54页 |
| ·奇偶校验错标志 | 第54页 |
| ·溢出标志 | 第54页 |
| ·空闲线检测状态标志 | 第54-55页 |
| ·唤醒功能的设计 | 第55-56页 |
| ·唤醒功能的设置 | 第55页 |
| ·空闲线唤醒 | 第55-56页 |
| ·地址标记唤醒 | 第56页 |
| ·端口控制器的设计 | 第56-59页 |
| ·SCI数据端口寄存器和数据方向寄存器 | 第56-57页 |
| ·SCI引脚的属性 | 第57-58页 |
| ·单线操作和环路操作 | 第58-59页 |
| ·SCI的低功耗方式 | 第59页 |
| ·SCI软核的逻辑综合 | 第59-67页 |
| ·综合环境设置 | 第60-62页 |
| ·时序约束设置 | 第62页 |
| ·时钟和复位信号的约束设置 | 第62-63页 |
| ·设计规则约束设置 | 第63-64页 |
| ·最大电容(set_max_capaeitanee) | 第64页 |
| ·最大扇出(set_max_fanout) | 第64页 |
| ·最大跳变(set_max_transition) | 第64页 |
| ·编译策略 | 第64-65页 |
| ·SCI综合的面积报告和时序报告分析 | 第65-67页 |
| ·SCI综合的面积报告分析 | 第65-66页 |
| ·SCI综合的时序报告分析 | 第66-67页 |
| ·小结 | 第67-68页 |
| 第四章 SCI软核的验证 | 第68-87页 |
| ·功能验证 | 第68-75页 |
| ·RTL级仿真 | 第68-74页 |
| ·SCI软核的RTL级测试计划及测试结果 | 第70-74页 |
| ·门级仿真 | 第74-75页 |
| ·时序验证 | 第75-80页 |
| ·静态时序分析工作原理 | 第75-80页 |
| ·时序路径 | 第76页 |
| ·延迟计算 | 第76-77页 |
| ·约束检查 | 第77-79页 |
| ·触发器的建立/保持时间检查 | 第77页 |
| ·同步时序电路的基本约束检查 | 第77-78页 |
| ·锁存器的建立/保持时间检查 | 第78-79页 |
| ·异步控制信号的恢复/移除时间检查 | 第79页 |
| ·时序异常(Timing Exceptions) | 第79-80页 |
| ·SCI软核的静态时序分析 | 第80-84页 |
| ·静态时序分析时的约束设计 | 第80-81页 |
| ·检查设计 | 第81页 |
| ·执行分析和检查结果 | 第81-84页 |
| ·SCI IP软核标准化示范 | 第84-86页 |
| ·小结 | 第86-87页 |
| 第五章 总结与展望 | 第87-88页 |
| ·论文工作总结 | 第87页 |
| ·展望 | 第87-88页 |
| 参考文献 | 第88-90页 |
| 攻读硕士学位期间发表的论文 | 第90页 |
