| 中文摘要 | 第1-3页 |
| 英文摘要 | 第3-7页 |
| 引言 | 第7-9页 |
| 第一章 可测性设计基础 | 第9-20页 |
| §1．1 可测性的测度 | 第9-12页 |
| §1．1．2 标准单元的可测性分析 | 第10-11页 |
| §1．1．3 可控性和可观测性的计算 | 第11-12页 |
| §1．2 可测性设计方法 | 第12-18页 |
| §1．2．1 可测性的改善设计 | 第12-13页 |
| §1．2．2 结构可测性设计 | 第13-16页 |
| §1．2．3 扫描通路法 | 第16-17页 |
| §1．2．4 扫描/置入逻辑法 | 第17-18页 |
| §1．2．5 随机存取扫描法 | 第18页 |
| §1．3 组合电路的异或门串联结构 | 第18-19页 |
| §1．4 小结 | 第19-20页 |
| 第二章 边缘扫描测试技术 | 第20-38页 |
| §2．1 边缘扫描测试的基本概念 | 第20-26页 |
| §2．1．1 边缘扫描单元 | 第20-21页 |
| §2．1．2 边缘扫描中的并行模式 | 第21-22页 |
| §2．1．3 边缘扫描中的串行模式 | 第22-23页 |
| §2．1．4 边缘扫描体系结构的总结 | 第23页 |
| §2．1．5 利用扫描路径 | 第23-25页 |
| §2．1．6 边缘扫描测试的目的 | 第25页 |
| §2．1．7 板级测试的策略 | 第25-26页 |
| §2．2 EEE Std 1149.1的体系结构 | 第26-38页 |
| §2．2．1 概述 | 第26-27页 |
| §2．2．2 指令寄存器 | 第27-31页 |
| §2．2．2．1 指令介绍 | 第28-30页 |
| §2．2．2．2 指令寄存器 | 第30-31页 |
| §2．2．3 测试访问端口（TAP） | 第31-35页 |
| §2．2．3．1 测试访问端口介绍 | 第32页 |
| §2．2．3．2 控制信号 | 第32页 |
| §2．2．3．3 TAP控制器的有限状态机 | 第32-35页 |
| §2．2．4 旁路寄存器 | 第35-36页 |
| §2．2．5 标志寄存器 | 第36页 |
| §2．2．6 边缘扫描寄存器和边缘扫描单元 | 第36-37页 |
| §2．3 总结 | 第37-38页 |
| 第三章 内置自检技术——Built-inSelf-test | 第38-57页 |
| §3．1 数字逻辑电路测试 | 第38-39页 |
| §3．2 内置自检电路原理 | 第39-48页 |
| §3．2．1 多位线性反馈移位寄存器 | 第40-41页 |
| §3．2．2 伪随机测试向量的产生 | 第41-46页 |
| §3．2．3 特征分析 | 第46-48页 |
| §3．3 嵌入式逻辑块观测器 | 第48-50页 |
| §3．4 系统级芯片的内置自检技术 | 第50-56页 |
| §3．4．1 ATPG的局限 | 第50-51页 |
| §3．4．2 测试嵌入式存储器 | 第51-53页 |
| §3．4．3 逻辑测试 | 第53-55页 |
| §3．4．4 存在的问题 | 第55-56页 |
| §3．5 总结 | 第56-57页 |
| 第四章 SSX01芯片测试方案 | 第57-68页 |
| §4．1 SSX01芯片ROM测试模块描述 | 第57-61页 |
| §4．1．1 功能描述 | 第57页 |
| §4．1．2 外围接口信号描述 | 第57页 |
| §4．1．3 结构研究 | 第57-58页 |
| §4．1．4 各模块的硬件描述（Verilog） | 第58-61页 |
| §4．2 SSX01芯片运算核测试模块描述 | 第61-65页 |
| §4．2．1 功能描述 | 第61页 |
| §4．2．2 外围接口描述 | 第61页 |
| §4．2．3 结构研究 | 第61-62页 |
| §4．2．4 关键技术 | 第62页 |
| §4．2．5 各模块硬件描述（Verilog） | 第62-65页 |
| §4．3 SSX01芯片试验板中的KREGS模块 | 第65-68页 |
| §4．3．1 功能描述 | 第65页 |
| §4．3．2 外围接口信号描述 | 第65-66页 |
| §4．3．3 各模块硬件描述（Verilog） | 第66-68页 |
| 第五章 结论 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 研究生阶段完成的主要工作介绍 | 第71页 |
| 发表学术文章的情况 | 第71-72页 |
| 致谢 | 第72-73页 |
| 附录A：一种小型CPU指令系统汇编码到机器码转化工具 | 第73-80页 |
| 附录B：ROM数据转化为ROM阵列电路图工具简介 | 第80-86页 |