一种高速数据采集记录系统的设计和实现
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第11-18页 |
| 1.1 研究工作的背景与意义 | 第11-12页 |
| 1.2 高速串行接口的发展趋势 | 第12-16页 |
| 1.3 本文的主要贡献与创新 | 第16页 |
| 1.4 本论文的结构安排 | 第16-18页 |
| 第二章 课题相关基础理论 | 第18-30页 |
| 2.1 采样量化 | 第18-21页 |
| 2.1.1 采样 | 第18-21页 |
| 2.1.2 量化 | 第21页 |
| 2.1.3 A/D转换器选择 | 第21页 |
| 2.2 大容量存储技术 | 第21-27页 |
| 2.2.1 存储阵列 | 第22-24页 |
| 2.2.2 检错纠错编码 | 第24-27页 |
| 2.3 FPGA设计技术 | 第27-29页 |
| 2.3.1 硬件描述语言 | 第27-28页 |
| 2.3.2 有限状态机 | 第28-29页 |
| 2.3.3 仿真 | 第29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 系统方案设计 | 第30-34页 |
| 3.1 记录系统的基本方案 | 第30-31页 |
| 3.2 系统功能及技术要求 | 第31页 |
| 3.3 关键器件选型 | 第31-32页 |
| 3.3.1 主控芯片选择 | 第31-32页 |
| 3.3.2 存储介质选择 | 第32页 |
| 3.3.3 下载接口选择 | 第32页 |
| 3.4 总体方案设计 | 第32-33页 |
| 3.5 本章小结 | 第33-34页 |
| 第四章 系统硬件电路设计 | 第34-46页 |
| 4.1 供电单元 | 第34-36页 |
| 4.2 模拟量参数采集单元 | 第36-40页 |
| 4.2.1 模拟量参数调理 | 第36-37页 |
| 4.2.2 模拟量参数选通 | 第37-38页 |
| 4.2.3 模拟量参数采样 | 第38-40页 |
| 4.3 总线接口单元 | 第40-41页 |
| 4.4 存储单元 | 第41-42页 |
| 4.5 下载接口单元 | 第42-43页 |
| 4.6 主控单元 | 第43-44页 |
| 4.7 硬件调试 | 第44-45页 |
| 4.8 本章小结 | 第45-46页 |
| 第五章 系统FPGA软件设计 | 第46-59页 |
| 5.1 FPGA软件工作流程 | 第46-47页 |
| 5.2 FPGA设计 | 第47-52页 |
| 5.2.1 模拟量采集控制模块 | 第47-48页 |
| 5.2.2 RS422总线数据接收模块 | 第48页 |
| 5.2.3 LVDS总线数据接收模块 | 第48-49页 |
| 5.2.4 编码模块 | 第49-50页 |
| 5.2.5 FLASH系统模块 | 第50-52页 |
| 5.3 软件调试 | 第52-58页 |
| 5.3.1 模拟源程序 | 第52-54页 |
| 5.3.2 LVDS数据接收 | 第54-56页 |
| 5.3.3 NAND FLASH控制 | 第56-57页 |
| 5.3.4 USB3.0 接口逻辑 | 第57-58页 |
| 5.4 本章小结 | 第58-59页 |
| 第六章 系统性能测试与分析 | 第59-68页 |
| 6.1 测试平台 | 第59-60页 |
| 6.2 功能测试 | 第60-65页 |
| 6.3 下载优化 | 第65-66页 |
| 6.4 记录速度测试 | 第66-67页 |
| 6.5 测试结论 | 第67页 |
| 6.6 本章小结 | 第67-68页 |
| 第七章 全文总结与展望 | 第68-70页 |
| 7.1 全文总结 | 第68页 |
| 7.2 后续工作展望 | 第68-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 附录 | 第74-76页 |
| 攻读硕士学位期间取得的成果 | 第76-77页 |
