| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.2 研究现状及发展趋势 | 第11-13页 |
| 1.3 课题的主要工作及章节安排 | 第13-15页 |
| 1.3.1 论文的主要工作 | 第13-14页 |
| 1.3.2 论文的各章节安排 | 第14-15页 |
| 1.4 本章小结 | 第15-16页 |
| 第二章 可配置多模式解调平台总体设计 | 第16-22页 |
| 2.1 整体架构 | 第16-18页 |
| 2.1.1 MCU控制系统架构 | 第16-17页 |
| 2.1.2 FPGA逻辑设计架构 | 第17-18页 |
| 2.2 调制自动识别技术 | 第18-21页 |
| 2.3 本章小结 | 第21-22页 |
| 第三章 可配置模式解调平台硬件设计 | 第22-31页 |
| 3.1 解调平台硬件总体设计 | 第22-23页 |
| 3.2 MCU控制系统 | 第23-26页 |
| 3.2.1 通信接口设计 | 第23-25页 |
| 3.2.2 加载电路设计 | 第25-26页 |
| 3.3 FPGA模块设计 | 第26-27页 |
| 3.3.1 时钟模块 | 第26-27页 |
| 3.3.2 A/D电路设计 | 第27页 |
| 3.4 其他电路设计 | 第27-30页 |
| 3.5 本章小结 | 第30-31页 |
| 第四章 可配置多模式解调平台FPGA逻辑设计 | 第31-54页 |
| 4.1 Localbus总线转换模块 | 第31-38页 |
| 4.2 可配置cbus总线时序验证模块 | 第38-44页 |
| 4.3 可配置cbus总线的工作模式 | 第44-45页 |
| 4.4 单制式多用户调制模式自动识别模块设计 | 第45-52页 |
| 4.4.1 调制自动识别模块整体设计 | 第45-46页 |
| 4.4.2 归一化模块设计 | 第46-47页 |
| 4.4.3 瞬时幅度谱密度最大值γ_(max)设计 | 第47-48页 |
| 4.4.4 零中心瞬时幅度的紧致性μ_(42)~f设计 | 第48-50页 |
| 4.4.5 调制信号频率分量总净值Sum_fft设计 | 第50页 |
| 4.4.6 门限判决模块 | 第50-52页 |
| 4.5 逻辑优化和时序约束 | 第52-53页 |
| 4.6 本章小结 | 第53-54页 |
| 第五章 系统测试和验证 | 第54-58页 |
| 5.1 cbus总线功能测试 | 第54-56页 |
| 5.2 解调平台功能测试 | 第56-57页 |
| 5.3 本章小结 | 第57-58页 |
| 总结和展望 | 第58-60页 |
| 论文工作总结 | 第58-59页 |
| 后续工作展望 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 攻读硕士学位期间取得的研究成果 | 第64-65页 |
| 致谢 | 第65-66页 |
| 附件 | 第66页 |
