| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-10页 |
| 1.1 失效分析的背景 | 第7页 |
| 1.2 失效分析的意义 | 第7-8页 |
| 1.3 失效分析的介绍 | 第8页 |
| 1.4 失效的分类 | 第8-9页 |
| 1.5 国内外发展现状 | 第9-10页 |
| 2 针测介绍 | 第10-15页 |
| 2.1 集成电路简要生产流程 | 第10-11页 |
| 2.2 针测流程 | 第11-13页 |
| 2.3 针测项目介绍 | 第13-15页 |
| 3 失效分析介绍 | 第15-29页 |
| 3.1 失效分析流程 | 第15-16页 |
| 3.2 失效分析的技术手段 | 第16-29页 |
| 3.2.1 纳米探针系统技术 | 第16-18页 |
| 3.2.2 扫描电镜技术 | 第18-19页 |
| 3.2.3 VC定位技术 | 第19-21页 |
| 3.2.4 热点定位技术 | 第21-23页 |
| 3.2.5 反应离子蚀刻技术 | 第23-24页 |
| 3.2.6 芯片的剥层技术 | 第24-26页 |
| 3.2.7 聚焦离子束成像技术 | 第26-28页 |
| 3.2.8 缺陷化学成分分析技术 | 第28-29页 |
| 4 电性失效分析 | 第29-33页 |
| 4.1 针测(CP)数据分析 | 第29-30页 |
| 4.2 I-V特性曲线 | 第30-31页 |
| 4.3 热点(Hot Spot)区域定位 | 第31-33页 |
| 5 物理失效分析 | 第33-37页 |
| 5.1 样品处理 | 第33页 |
| 5.2 VC缩小热点范围 | 第33-34页 |
| 5.3 AFM判断N/PMOS管失效 | 第34-37页 |
| 6 失效模型建立 | 第37-42页 |
| 6.1 纳米探针电性分析 | 第37-39页 |
| 6.2 FIB截面分析 | 第39-40页 |
| 6.3 EDX化学成分分析 | 第40-42页 |
| 7 良率提升研究 | 第42-52页 |
| 7.1 CMOS制造流程分析 | 第42-49页 |
| 7.1.1 浅沟槽隔离(Shallow Trench Isolation,STI)制程 | 第42-43页 |
| 7.1.2 井(Well)制程 | 第43-44页 |
| 7.1.3 闸极氧化层(Gate Oxide,GOX)制程 | 第44-45页 |
| 7.1.4 多晶硅闸极(Poly-Silicon Gate)制程 | 第45-46页 |
| 7.1.5 轻掺杂漏极(Lightly Doped Drain,LDD)制程 | 第46-47页 |
| 7.1.6 侧壁(Spacer)制程 | 第47页 |
| 7.1.7 源/漏极(Source/Drain)制程 | 第47-48页 |
| 7.1.8 自对准硅化物(Silicide)制程 | 第48-49页 |
| 7.2 闸极氧化层缺陷的产生原因分析 | 第49-51页 |
| 7.3 闸极氧化层的缺陷控制方法 | 第51-52页 |
| 结论 | 第52-53页 |
| 参考文献 | 第53-55页 |
| 附录A 半导体术语 | 第55-60页 |
| 致谢 | 第60-61页 |
