| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 研究背景与意义 | 第10-11页 |
| 1.2 智能卡芯片设计的研究进展 | 第11-13页 |
| 1.2.1 国内外智能卡芯片研究进展 | 第11页 |
| 1.2.2 智能卡芯片数字后端设计概况 | 第11-13页 |
| 1.3 本文主要研究内容 | 第13-16页 |
| 第二章 超深亚微米工艺下芯片数字后端设计挑战 | 第16-32页 |
| 2.1 芯片数字后端设计一般流程 | 第16-19页 |
| 2.1.1 芯片数字后端设计布局布线流程 | 第16-18页 |
| 2.1.2 静态时序分析 | 第18-19页 |
| 2.2 超深亚微米工艺的新特性 | 第19-24页 |
| 2.2.1 温度反转效应 | 第19-21页 |
| 2.2.2 片上偏差 | 第21-22页 |
| 2.2.3 信号完整性 | 第22-23页 |
| 2.2.4 电源完整性 | 第23页 |
| 2.2.5 互连制造问题 | 第23-24页 |
| 2.3 新特性对芯片数字后端设计影响及解决方案 | 第24-30页 |
| 2.3.1 多模式多端角时序收敛 | 第24-26页 |
| 2.3.2 OCV模拟及共同路径悲观去除 | 第26-27页 |
| 2.3.3 串扰的评估与修复 | 第27-28页 |
| 2.3.4 电源网络IR Drop评估 | 第28-29页 |
| 2.3.5 布线可造性设计 | 第29-30页 |
| 2.4 本章小结 | 第30-32页 |
| 第三章 超深亚微米工艺下SIM卡芯片布局布线实现 | 第32-54页 |
| 3.1 SIM卡芯片简要说明 | 第32页 |
| 3.2 SIM卡芯片的物理结构 | 第32-34页 |
| 3.3 基于Encounter工具的超深亚微米工艺芯片布局布线 | 第34-53页 |
| 3.3.1 设计初始化 | 第34-39页 |
| 3.3.2 布局规划 | 第39-41页 |
| 3.3.3 电源规划 | 第41-46页 |
| 3.3.4 标准单元放置 | 第46-47页 |
| 3.3.5 时钟树综合 | 第47-50页 |
| 3.3.6 布线 | 第50-53页 |
| 3.4 本章小结 | 第53-54页 |
| 第四章 基于DMSA方法加速时序收敛 | 第54-62页 |
| 4.1 DMSA方法的概念 | 第54-55页 |
| 4.2 DMSA方法的实施步骤 | 第55-56页 |
| 4.3 基于DMSA方法加速芯片设计时序收敛 | 第56-60页 |
| 4.4 本章小结 | 第60-62页 |
| 第五章 SIM卡芯片数字后端设计结果验证与分析 | 第62-70页 |
| 5.1 设计结果验证与分析 | 第62-66页 |
| 5.1.1 电源完整性检查 | 第62-64页 |
| 5.1.2 静态时序分析 | 第64页 |
| 5.1.3 形式验证 | 第64-65页 |
| 5.1.4 物理验证 | 第65-66页 |
| 5.2 设计结果概括总结 | 第66-68页 |
| 5.3 本章小结 | 第68-70页 |
| 第六章 结论与展望 | 第70-72页 |
| 6.1 论文总结 | 第70-71页 |
| 6.2 未来展望 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-76页 |
| 个人简历、在学期间发表的论文与研究成果 | 第76页 |