| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 项目研究背景 | 第17页 |
| 1.2 FTTB技术简介 | 第17-19页 |
| 1.3 本文主要工作和安排 | 第19-21页 |
| 第二章 HINOC2.0 网络及SoC片上系统介绍 | 第21-35页 |
| 2.1 HINOC项目介绍及大事记 | 第21-22页 |
| 2.2 HINOC2.0 网络综述 | 第22-28页 |
| 2.2.1 组网方式和网络拓扑 | 第22-23页 |
| 2.2.2 MAC层协议和帧类型 | 第23-28页 |
| 2.3 HINOC2.0Q216C芯片性能介绍 | 第28-29页 |
| 2.4 HINOC2.0 SoC片上系统介绍 | 第29-35页 |
| 2.4.1 HINOC2.0 SoC系统架构 | 第30-35页 |
| 第三章 HIMAC2.0 系统QoS优化设计 | 第35-63页 |
| 3.1 QoS服务质量概述 | 第35-40页 |
| 3.1.1 QoS服务质量简介 | 第35页 |
| 3.1.2 HINOC2.0 网络主要QoS技术需求 | 第35-40页 |
| 3.2 HINOC2.0Q216C芯片在QoS设计方面的缺陷 | 第40-43页 |
| 3.2.1 流量控制设计缺陷 | 第40-41页 |
| 3.2.2 优先级调度缺陷 | 第41-43页 |
| 3.3 HIMAC2.0 流量控制优化设计 | 第43-50页 |
| 3.3.1 流分类增加流编号机制 | 第44-46页 |
| 3.3.2 流量管理的流流控机制 | 第46-50页 |
| 3.4 HIMAC2.0 优先级调度优化设计 | 第50-58页 |
| 3.4.1 优先级门限优化 | 第50-52页 |
| 3.4.2 优先级反压机制 | 第52-54页 |
| 3.4.3 入队失败判断 | 第54-56页 |
| 3.4.4 反弹模块和反弹时间 | 第56-58页 |
| 3.5 最小保证带宽设计 | 第58-61页 |
| 3.5.1 低优先级保障区 | 第58-60页 |
| 3.5.2 出队端增加WRR轮询 | 第60-61页 |
| 3.6 队列调度算法实现 | 第61-62页 |
| 3.6.1 SP调度功能实现 | 第61页 |
| 3.6.2 WRR调度功能实现 | 第61-62页 |
| 3.6.3 RR、SP+WFQ调度 | 第62页 |
| 3.7 本章小结 | 第62-63页 |
| 第四章 QoS优化设计功能仿真与板级验证 | 第63-79页 |
| 4.1 HIMAC对通仿真环境 | 第63-64页 |
| 4.2 流流控仿真结果 | 第64-65页 |
| 4.3 队列调度仿真结果 | 第65-67页 |
| 4.3.1 SP调度仿真结果 | 第65-66页 |
| 4.3.2 出口WRR调度仿真结果 | 第66-67页 |
| 4.4 QoS优化板级验证 | 第67-78页 |
| 4.4.1 流流控上板验证结果 | 第68-70页 |
| 4.4.2 SP调度上板验证结果 | 第70-73页 |
| 4.4.3 WRR调度上板验证结果 | 第73-75页 |
| 4.4.4 最小保证带宽上板验证结果 | 第75-78页 |
| 4.5 本章小结 | 第78-79页 |
| 第五章 HINOC2.0 芯片级功能扩展及系统测试 | 第79-91页 |
| 5.1 HIMAC MDC/MDIO总线设计 | 第79-82页 |
| 5.1.1 MDC/MDIO读写操作 | 第79-80页 |
| 5.1.2 CPU控制读写MDIO模块设计 | 第80-82页 |
| 5.2 HINOC芯片外接RTL3806扩展功能介绍 | 第82-86页 |
| 5.3 HINOC芯片外接RTL3806扩展功能测试 | 第86-90页 |
| 5.3.1 打流连通性测试 | 第86-87页 |
| 5.3.2 CPU配置MDIO测试 | 第87页 |
| 5.3.3 局端WRR队列调度测试 | 第87-89页 |
| 5.3.4 系统VLAN测试 | 第89-90页 |
| 5.4 本章小结 | 第90-91页 |
| 第六章 项目总结与展望 | 第91-98页 |
| 6.1 共享BD资源使用总结 | 第91-95页 |
| 6.1.1 BD共享需要避免节点之间相互干扰 | 第91页 |
| 6.1.2 共享BD耗完就会卡死的BUG修复 | 第91-93页 |
| 6.1.3 CPU配置各节点BD门限的算法 | 第93-94页 |
| 6.1.4 HM端队列上限设置问题 | 第94页 |
| 6.1.5 上、下行队列门限需动态调整 | 第94-95页 |
| 6.2 队列调度设计中的问题总结 | 第95-96页 |
| 6.2.1 TDD系统的传输间断性 | 第95-96页 |
| 6.2.2 出口WRR轮询的跳级顺序 | 第96页 |
| 6.3 地址转发表HASH算法的缺陷 | 第96-97页 |
| 6.4 HINOC项目展望 | 第97-98页 |
| 参考文献 | 第98-99页 |
| 致谢 | 第99-100页 |
| 作者简介 | 第100-101页 |
