| 摘要 | 第8-9页 |
| Abstract | 第9页 |
| 第1章 绪论 | 第10-20页 |
| 1.1 研究背景及意义 | 第10-12页 |
| 1.2 国内外研究现状 | 第12-18页 |
| 1.2.1 超大规模集成电路国内外研究现状 | 第13-15页 |
| 1.2.2 物理设计国内外研究现状 | 第15-16页 |
| 1.2.3 布图规划约束国内外研究现状 | 第16-18页 |
| 1.3 研究内容与工作安排 | 第18-20页 |
| 第2章 VLSI物理设计层次化设计方法 | 第20-34页 |
| 2.1 电路系统的划分 | 第20-22页 |
| 2.1.1 Kernighan-Lin（KL）算法 | 第21页 |
| 2.1.2 Fiduccia-Mattheyses（FM）划分算法 | 第21-22页 |
| 2.1.3 hMetis算法 | 第22页 |
| 2.2 布图规划表示法 | 第22-27页 |
| 2.2.1 序列对 | 第24-26页 |
| 2.2.2 角模块序列表示法 | 第26页 |
| 2.2.3 B~*-Tree | 第26-27页 |
| 2.3 布局的相关算法 | 第27-30页 |
| 2.3.1 模拟退火算法 | 第28-29页 |
| 2.3.2 遗传算法 | 第29-30页 |
| 2.4 布线的相关算法 | 第30-31页 |
| 2.5 本章小结 | 第31-34页 |
| 第3章 布图规划约束概述 | 第34-40页 |
| 3.1 对齐约束 | 第34-35页 |
| 3.2 邻接约束 | 第35-36页 |
| 3.3 预置约束 | 第36页 |
| 3.4 边界约束 | 第36-37页 |
| 3.5 聚类约束 | 第37-38页 |
| 3.6 本章小结 | 第38-40页 |
| 第4章 基于布图规划约束的VLSI分层设计方法 | 第40-46页 |
| 4.1 布图规划约束嵌入算法 | 第40-41页 |
| 4.2 布图规划约束对物理设计的影响 | 第41-42页 |
| 4.3 物理设计使用工具 | 第42-44页 |
| 4.4 本章小结 | 第44-46页 |
| 第5章 实验结果及分析 | 第46-58页 |
| 5.1 实验环境与目的 | 第46页 |
| 5.2 IBM-HB+ Benchmark Suites | 第46-48页 |
| 5.3 实验结果 | 第48-57页 |
| 5.3.1 前置嵌入约束对VLSI设计性能的影响 | 第48-51页 |
| 5.3.2 后置嵌入约束对VLSI设计性能的影响 | 第51-57页 |
| 5.4 本章小结 | 第57-58页 |
| 第6章 总结与展望 | 第58-60页 |
| 参考文献 | 第60-64页 |
| 攻读硕士学位期间发表的学术论文及科研工作 | 第64-66页 |
| 致谢 | 第66页 |
