确定性逻辑内建自测试技术研究
| 摘要 | 第1-4页 |
| 英文摘要 | 第4-8页 |
| 第一章 引言 | 第8-12页 |
| ·课题的技术背景与动因 | 第8-11页 |
| ·本文的内容及章节安排 | 第11-12页 |
| 第二章 可测性设计方法概述 | 第12-17页 |
| ·主要的可测性设计方法 | 第12-15页 |
| ·Ad-Hoc可测性设计 | 第12-13页 |
| ·扫描设计 | 第13-14页 |
| ·内建自测试 | 第14-15页 |
| ·边界扫描设计 | 第15页 |
| ·可测性设计技术发展趋势分析 | 第15-16页 |
| ·小结 | 第16-17页 |
| 第三章 一款通用CPU芯片中的可测性设计 | 第17-26页 |
| ·总体框架结构 | 第17-18页 |
| ·扫描设计和测试向量生成 | 第18-21页 |
| ·扫描设计原理结构 | 第18-19页 |
| ·扫描链处理 | 第19页 |
| ·嵌入式存储器处理 | 第19-20页 |
| ·测试向量生成 | 第20-21页 |
| ·存储器内建自测试 | 第21-23页 |
| ·存储器内建自测试原理结构 | 第21-22页 |
| ·存储器内建自测试设计实现及实验结果 | 第22-23页 |
| ·边界扫描设计 | 第23-24页 |
| ·边界扫描原理结构 | 第23页 |
| ·边界扫描设计实现及实验结果 | 第23-24页 |
| ·小结 | 第24-26页 |
| 第四章 应用于逻辑核的BIST关键技术研究 | 第26-39页 |
| ·研究LBIST的意义 | 第26-27页 |
| ·LBIST原理结构 | 第27-30页 |
| ·测试向量生成器 | 第28-29页 |
| ·响应特征分析器 | 第29-30页 |
| ·LBIST控制器 | 第30页 |
| ·LBIST应用关键技术 | 第30-34页 |
| ·生成BIST-Ready 电路 | 第30-31页 |
| ·处理嵌入的存储器 | 第31-32页 |
| ·测试点插入 | 第32-34页 |
| ·控制点 | 第32-33页 |
| ·观测点 | 第33页 |
| ·测试点选择 | 第33-34页 |
| ·设计实践 | 第34-38页 |
| ·实验平台 | 第34页 |
| ·方案实施 | 第34-36页 |
| ·实验结果与分析 | 第36-38页 |
| ·小结 | 第38-39页 |
| 第五章 应用向量划分的低功耗确定性LBIST方法 | 第39-54页 |
| ·研究确定性LBIST的意义 | 第39-40页 |
| ·研究现状 | 第40-44页 |
| ·确定性LBIST技术研究现状 | 第40-42页 |
| ·基于LFSR的确定性向量生成 | 第40-42页 |
| ·基于计数器的确定性向量生成 | 第42页 |
| ·基于解码电路的确定性向量生成 | 第42页 |
| ·BIST领域的低功耗设计研究现状 | 第42-44页 |
| ·一种应用向量划分的低功耗确定性LBIST方法 | 第44-53页 |
| ·扫描切片重叠 | 第44-45页 |
| ·测试向量生成和测试结构 | 第45-46页 |
| ·向量划分 | 第46-48页 |
| ·种子的计算 | 第48-49页 |
| ·测试功耗降低 | 第49-50页 |
| ·实验结果与分析 | 第50-53页 |
| ·小结 | 第53-54页 |
| 第六章 结束语 | 第54-57页 |
| ·主要工作 | 第54-56页 |
| ·本文在通用CPU芯片的DFT设计中所做的工作 | 第54-55页 |
| ·本文针对LBIST的研究工作 | 第55-56页 |
| ·今后工作的设想 | 第56-57页 |
| 参考文献 | 第57-61页 |
| 致谢 | 第61-62页 |
| 作者简历 | 第62页 |
