| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 功率半导体器件的发展 | 第10-12页 |
| 1.2 VDMOS及结终端技术的发展 | 第12-14页 |
| 1.3 本文研究意义 | 第14-15页 |
| 1.4 本文的主要工作 | 第15-16页 |
| 第二章 击穿电压与结终端技术 | 第16-30页 |
| 2.1 碰撞电离及雪崩击穿 | 第16-19页 |
| 2.1.1 碰撞电离 | 第17-18页 |
| 2.1.2 雪崩倍增系数 | 第18-19页 |
| 2.1.3 雪崩击穿条件 | 第19页 |
| 2.2 理想平面结耐压 | 第19-22页 |
| 2.2.1 理想平行平面结的耐压 | 第20-22页 |
| 2.3 结终端技术 | 第22-29页 |
| 2.3.1 等位环 | 第24-25页 |
| 2.3.2 场限环 | 第25页 |
| 2.3.3 场板 | 第25-27页 |
| 2.3.4 结终端延伸 | 第27-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 600V VDMOS的元胞设计 | 第30-38页 |
| 3.1 结构及要求的参数指标 | 第30页 |
| 3.2 工艺设计 | 第30-32页 |
| 3.3 元胞设计 | 第32-37页 |
| 3.4 本章小结 | 第37-38页 |
| 第四章 具有VLD终端结构的 600V VDMOS的终端设计 | 第38-56页 |
| 4.1 场限环/场板终端结构 | 第38-44页 |
| 4.1.1 场限环/场板终端结构的初步设计 | 第38-41页 |
| 4.1.2 场限环/场板终端结构的优化设计 | 第41-44页 |
| 4.2 VLD终端结构的设计 | 第44-52页 |
| 4.3 版图方案 | 第52-55页 |
| 4.4 本章小结 | 第55-56页 |
| 第五章 600V VDMOS 的流片分析与优化 | 第56-61页 |
| 5.1 流片结果的分析 | 第56-59页 |
| 5.2 对于工艺的优化及设计展望 | 第59-60页 |
| 5.3 本章小结 | 第60-61页 |
| 第六章 结论 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 攻硕期间取得的研究成果 | 第66-67页 |