基于CORTEX-M3的数字磁通门传感器的设计
摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第1章 绪论 | 第11-14页 |
1.1 引言 | 第11页 |
1.2 磁通门传感器的研究现状 | 第11-12页 |
1.2.1 磁通门传感器的主要型号 | 第12页 |
1.2.2 磁通门传感器的主要类型 | 第12页 |
1.3 课题背景 | 第12-13页 |
1.4 本文的章节安排 | 第13-14页 |
第2章 磁通门传感器的工作原理 | 第14-26页 |
2.1 磁通门原理 | 第14-22页 |
2.1.1 磁滞回线和磁饱和现象 | 第14-15页 |
2.1.2 普通铁磁材料和软磁材料的比较 | 第15-16页 |
2.1.3 单芯磁通门的工作原理 | 第16-17页 |
2.1.4 双芯磁通门工作原理 | 第17-22页 |
2.2 磁通门输出信号处理 | 第22-24页 |
2.2.1 相敏检波原理 | 第22-23页 |
2.2.2 直流量通过相敏检波 | 第23-24页 |
2.2.3 各次谐波通过相敏检波 | 第24页 |
2.3 本章小结 | 第24-26页 |
第3章 硬件系统设计 | 第26-47页 |
3.1 磁通门传感头的设计 | 第26-30页 |
3.1.1 磁芯材料的选择 | 第27-28页 |
3.1.2 磁通门传感头骨架结构的设计 | 第28-30页 |
3.2 方波信号发生电路 | 第30-32页 |
3.3 功率放大电路 | 第32-34页 |
3.4 电源电路 | 第34-35页 |
3.4.1 电源芯片的选择 | 第35页 |
3.4.2 电源电路的设计 | 第35页 |
3.5 A/D转换电路 | 第35-36页 |
3.6 D/A转换电路 | 第36-38页 |
3.6.1 AD5542简介 | 第36-37页 |
3.6.2 电路的连接 | 第37-38页 |
3.7 相加电路的设计 | 第38-40页 |
3.7.1 电路连接以及原理 | 第38页 |
3.7.2 相加电路的Multisim仿真 | 第38-39页 |
3.7.3 相加电路实测波形 | 第39-40页 |
3.8 JTAG接口配置电路 | 第40-41页 |
3.9 控制芯片的选择以及最小系统 | 第41-43页 |
3.9.1 CORTEX-M3内核简介 | 第41-42页 |
3.9.2 芯片的选择 | 第42-43页 |
3.9.3 MCU的最小系统 | 第43页 |
3.10 SRAM电路 | 第43-44页 |
3.11 RS-232串口电路 | 第44-45页 |
3.12 LCD电路 | 第45页 |
3.13 PCB制版注意事项 | 第45-46页 |
3.14 本章小结 | 第46-47页 |
第4章 软件系统设计 | 第47-62页 |
4.1 PWM波的产生 | 第47-48页 |
4.2 FSMC简介 | 第48-50页 |
4.3 SRAM读写的软件实现 | 第50-51页 |
4.4 FSMC控制LCD | 第51-52页 |
4.5 ADC控制程序 | 第52-54页 |
4.5.1 DMA传输简介 | 第52页 |
4.5.2 ADC采集DMA传输的软件实现 | 第52-54页 |
4.6 DAC控制程序 | 第54-55页 |
4.7 FIFO缓存模块的设计 | 第55-58页 |
4.7.1 FIFO缓存 | 第55-57页 |
4.7.2 FIFO缓存模块软件设计 | 第57-58页 |
4.8 FIR数字滤波 | 第58-60页 |
4.8.1 FIR数字滤波原理 | 第58-59页 |
4.8.2 FIR数字滤波的设计与实现 | 第59-60页 |
4.9 数据的拆分与合并 | 第60-61页 |
4.10 串口通信 | 第61页 |
4.11 本章小结 | 第61-62页 |
第5章 实验结果分析 | 第62-67页 |
5.1 实验数据分析 | 第62-64页 |
5.1.1 各向测量结果比较 | 第62-64页 |
5.1.2 稳定性测试 | 第64页 |
5.2 软硬件调试中遇到的问题以及解决方法 | 第64-65页 |
5.2.1 硬件调试中碰到的问题 | 第64-65页 |
5.2.2 软件调试中碰到的问题 | 第65页 |
5.3 本章小结 | 第65-67页 |
结论 | 第67-68页 |
参考文献 | 第68-71页 |
攻读硕士期间发表的论文和取得的学术成果 | 第71-72页 |
致谢 | 第72-73页 |
附录 | 第73页 |