| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 研究背景 | 第10-12页 |
| 1.1.1 研究意义及目的 | 第10-11页 |
| 1.1.2 研究现状 | 第11-12页 |
| 1.2 本文工作 | 第12-14页 |
| 第2章 总线研究及方案设计 | 第14-20页 |
| 2.1 USB总线概述 | 第14页 |
| 2.2 CAN总线概述 | 第14-15页 |
| 2.3 LVDS概述 | 第15-16页 |
| 2.3.1 LVDS传输形式 | 第15-16页 |
| 2.3.2 LVDS布线设计 | 第16页 |
| 2.4 RS485概述 | 第16-19页 |
| 2.4.1 RS485标准 | 第16-17页 |
| 2.4.2 失效保护 | 第17页 |
| 2.4.3 端接设计 | 第17-19页 |
| 2.5 设计软件环境简介 | 第19-20页 |
| 第3章 硬件电路设计 | 第20-36页 |
| 3.1 硬件设计方案及选型 | 第20-23页 |
| 3.2 电源设计 | 第23-25页 |
| 3.2.1 方案选型 | 第23-24页 |
| 3.2.2 隔离电源设计 | 第24-25页 |
| 3.3 FPGA系统设计 | 第25-28页 |
| 3.3.1 时钟与配置芯片设计 | 第25-26页 |
| 3.3.2 复位设计 | 第26-27页 |
| 3.3.3 USART接口 | 第27-28页 |
| 3.4 LVDS接口设计 | 第28-29页 |
| 3.5 RS485接口设计 | 第29-30页 |
| 3.6 USB接口设计 | 第30-33页 |
| 3.6.1 CY7C68013简介 | 第30-31页 |
| 3.6.2 CY7C68013设计 | 第31-33页 |
| 3.7 CAN接口设计 | 第33-34页 |
| 3.7.1 CAN总线电平兼容与控制器设计 | 第33-34页 |
| 3.7.2 CAN总线隔离与驱动器设计 | 第34页 |
| 3.8 本章小结 | 第34-36页 |
| 第4章 软件设计 | 第36-57页 |
| 4.1 软件设计框架 | 第36-38页 |
| 4.2 顶层模块设计 | 第38-39页 |
| 4.3 IP核调用设计 | 第39-42页 |
| 4.3.1 时钟设计 | 第39-40页 |
| 4.3.2 FIFO设计 | 第40-41页 |
| 4.3.3 双口RAM设计 | 第41-42页 |
| 4.4 USB接口设计 | 第42-47页 |
| 4.4.1 VHDL接口核设计 | 第42-43页 |
| 4.4.2 CYUSB接口实现 | 第43-47页 |
| 4.5 CAN总线软件设计 | 第47-52页 |
| 4.5.1 SJA1000_RW模块设计 | 第47-51页 |
| 4.5.2 SJA1000_Operate模块设计 | 第51-52页 |
| 4.6 LVDS软件设计 | 第52-55页 |
| 4.7 RS485软件设计 | 第55-56页 |
| 4.8 本章小结 | 第56-57页 |
| 第5章 系统验证与测试 | 第57-61页 |
| 5.1 测试平台搭建 | 第57页 |
| 5.2 USB-CAN数据测试 | 第57-59页 |
| 5.3 USB-LVDS-RS485数据测试 | 第59-60页 |
| 5.4 本章小结 | 第60-61页 |
| 第6章 结论 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 致谢 | 第65页 |