基于CMOS工艺的CPPLL研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 目录 | 第7-10页 |
| 第一章 绪论 | 第10-15页 |
| ·CHARGE PUMP PLL 简介 | 第10页 |
| ·PLL 分类 | 第10页 |
| ·发展及研究状况 | 第10-13页 |
| ·锁相技术的应用 | 第13页 |
| ·PLL 用于频率合成 | 第13页 |
| ·PLL 用于时钟产生 | 第13页 |
| ·PLL 用于时钟恢复和消除时钟偏移 | 第13页 |
| ·论文内容安排 | 第13-15页 |
| 第二章 PLL 基本理论 | 第15-38页 |
| ·PLL 工作原理 | 第15页 |
| ·PFD 分析 | 第15-18页 |
| ·PFD 简介 | 第15-16页 |
| ·PFD 非理想效应 | 第16-17页 |
| ·常见的 PFD 电路结构 | 第17-18页 |
| ·电荷泵 | 第18-23页 |
| ·电荷泵工作原理 | 第18页 |
| ·电荷泵非理想因素 | 第18-22页 |
| ·单端电荷泵 | 第22-23页 |
| ·环路滤波器 | 第23-25页 |
| ·压控振荡器 | 第25-28页 |
| ·振荡器概述 | 第25-26页 |
| ·VCO 的数学模型 | 第26页 |
| ·LC 振荡器 | 第26-28页 |
| ·环形振荡器 | 第28页 |
| ·分频器 | 第28-38页 |
| ·二分频电路 | 第28-30页 |
| ·可编程 2/3 分频电路 | 第30-33页 |
| ·多模分频电路 | 第33-36页 |
| ·Pulse-Swallow 分频器 | 第36-38页 |
| 第三章 PLL 系统设计与仿真 | 第38-46页 |
| ·PLL 系统设计概述 | 第38-42页 |
| ·PLL 的参数理论计算 | 第42-43页 |
| ·相位噪声分析 | 第43-45页 |
| ·PLL 系统仿真 | 第45-46页 |
| 第四章 PLL 电路设计及仿真 | 第46-69页 |
| ·PFD 电路设计 | 第46-48页 |
| ·PFD 设计中需考虑的问题 | 第46页 |
| ·PFD 电路设计及仿真 | 第46-48页 |
| ·CHARGE PUMP 电路设计 | 第48-51页 |
| ·电荷泵设计中需考虑的问题 | 第48-49页 |
| ·电荷泵电路设计及仿真 | 第49-51页 |
| ·低通滤波器电路设计 | 第51页 |
| ·低通滤波器设计中需考虑的问题 | 第51页 |
| ·低通滤波器电路设计 | 第51页 |
| ·VCO 电路设计 | 第51-61页 |
| ·VCO 的相位噪声 | 第51-53页 |
| ·VCO 的功耗 | 第53-54页 |
| ·VCO 设计时其他考虑因素 | 第54页 |
| ·电感选取与设计 | 第54-56页 |
| ·可变电容的选取与设计 | 第56-58页 |
| ·尾电流源 MOS 管的设计 | 第58-59页 |
| ·交叉耦合 MOS 管的设计 | 第59页 |
| ·开关电容阵列设计 | 第59-61页 |
| ·输出缓冲器设计 | 第61页 |
| ·分频器电路设计 | 第61-69页 |
| ·CML 逻辑电路 | 第62-65页 |
| ·高频分频器设计 | 第65-67页 |
| ·可编程 CML 分频器设计 | 第67-69页 |
| 第五章 版图设计与测试 | 第69-77页 |
| ·毫米波集成电路版图设计和芯片测试概述 | 第69页 |
| ·版图设计存在问题 | 第69-73页 |
| ·寄生效应 | 第70-71页 |
| ·器件布局和不对称性引起的失配 | 第71页 |
| ·衬底泄漏 | 第71页 |
| ·交差干扰和接地技术 | 第71-73页 |
| ·PLL 版图设计及后仿真 | 第73-75页 |
| ·芯片测试概述 | 第75-77页 |
| ·专业的测试设备 | 第75页 |
| ·校准和去嵌 | 第75-76页 |
| ·测试方案简介 | 第76-77页 |
| 第六章 总结与展望 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-83页 |
| 附录 | 第83页 |
