时钟网格的设计与分析
| 摘要 | 第1-10页 |
| Abstract | 第10-12页 |
| 第一章 绪论 | 第12-18页 |
| ·课题研究背景 | 第12-15页 |
| ·时钟网络设计的挑战 | 第13-14页 |
| ·设计自动化 | 第14-15页 |
| ·本课题研究的主要内容 | 第15-16页 |
| ·本文的组织结构 | 第16-18页 |
| 第二章 时钟网络 | 第18-31页 |
| ·时钟信号 | 第18-22页 |
| ·时钟延时 | 第19页 |
| ·时钟偏差 | 第19-21页 |
| ·片上误差 | 第21-22页 |
| ·时钟网络的分类 | 第22-26页 |
| ·树状时钟网络 | 第22-24页 |
| ·网状时钟网络 | 第24页 |
| ·混合时钟网络 | 第24-25页 |
| ·时钟网络对比 | 第25-26页 |
| ·时钟网格 | 第26-28页 |
| ·顶层链 | 第26-27页 |
| ·全局网格 | 第27页 |
| ·局部树 | 第27-28页 |
| ·时钟网络选择 | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 时钟网格设计 | 第31-54页 |
| ·时钟网格分类 | 第31-34页 |
| ·网格型结构 | 第31-32页 |
| ·鱼骨型结构 | 第32-33页 |
| ·多脊柱型结构 | 第33-34页 |
| ·预驱动结构 | 第34-37页 |
| ·H 树结构 | 第35页 |
| ·并行驱动结构 | 第35-36页 |
| ·平衡树结构 | 第36-37页 |
| ·特殊的时钟电路结构 | 第37-40页 |
| ·多级逻辑单元 | 第37-38页 |
| ·自我收敛 | 第38-39页 |
| ·时钟输出端口 | 第39页 |
| ·时钟交叉 | 第39-40页 |
| ·布线间距与布线宽度 | 第40-44页 |
| ·布线间距 | 第40-43页 |
| ·布线宽度 | 第43-44页 |
| ·设计实现 | 第44-53页 |
| ·制定规范文件 | 第44-49页 |
| ·实现与优化 | 第49-53页 |
| ·本章小结 | 第53-54页 |
| 第四章 时钟网格的分析 | 第54-68页 |
| ·延时计算问题 | 第54-58页 |
| ·单元延时 | 第54-57页 |
| ·互连线延时 | 第57-58页 |
| ·SPICE 仿真 | 第58-64页 |
| ·提取互连参数 | 第59页 |
| ·模拟仿真与反标 | 第59-63页 |
| ·时钟网格与时钟树实验比较 | 第63-64页 |
| ·STA 中时钟网格计算 | 第64-67页 |
| ·设计流程 | 第65-66页 |
| ·实验结果 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 第五章 结束语 | 第68-70页 |
| ·课题总结 | 第68页 |
| ·未来工作展望 | 第68-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 作者在学期间取得的学术成果 | 第74页 |
