Matrix DSP中断处理系统与自适应多线程模块的设计与实现
| 目录 | 第1-9页 |
| 摘要 | 第9-10页 |
| Abstract | 第10-11页 |
| 第一章 绪论 | 第11-19页 |
| ·课题研究背景 | 第11-14页 |
| ·Matrix 概述 | 第11-12页 |
| ·Matrix 中断处理系统的特点 | 第12-13页 |
| ·Matrix 自适应多线程模块的特点 | 第13-14页 |
| ·相关技术研究 | 第14-17页 |
| ·中断处理系统的功能特性与发展趋势 | 第14-15页 |
| ·多线程技术的应用前景与性能优势 | 第15-17页 |
| ·本文主要工作内容 | 第17-18页 |
| ·论文结构 | 第18-19页 |
| 第二章 Matrix 中断处理系统的设计与验证 | 第19-43页 |
| ·中断处理系统总体设计 | 第19-24页 |
| ·中断处理系统功能简介 | 第19-20页 |
| ·与相关部件的接口 | 第20-22页 |
| ·中断处理系统结构简介 | 第22-24页 |
| ·中断处理系统详细设计 | 第24-39页 |
| ·中断选择子 | 第24-28页 |
| ·中断控制寄存器 | 第28-30页 |
| ·中断处理单元 | 第30-33页 |
| ·全过程监听的中断控制方法 | 第33-37页 |
| ·中断嵌套 | 第37-39页 |
| ·功能验证 | 第39-42页 |
| ·本章小结 | 第42-43页 |
| 第三章 Matrix 的多线程设计方案 | 第43-51页 |
| ·多线程技术分类 | 第43-45页 |
| ·SMT 处理器 | 第43-44页 |
| ·CMP 处理器 | 第44页 |
| ·CMT 处理器 | 第44-45页 |
| ·多线程技术面临的挑战 | 第45-46页 |
| ·来自体系结构的挑战 | 第45-46页 |
| ·来自应用需求的挑战 | 第46页 |
| ·Matrix 多线程 VLIW 体系结构 | 第46-50页 |
| ·自适应多线程结构 | 第47-48页 |
| ·CMP 结构 | 第48-50页 |
| ·本章小结 | 第50-51页 |
| 第四章 自适应多线程模块的设计与实现 | 第51-70页 |
| ·自适应多线程模块总体设计 | 第51-53页 |
| ·功能简介 | 第51-52页 |
| ·结构简介 | 第52-53页 |
| ·自适应多线程模块详细设计 | 第53-63页 |
| ·专用寄存器 | 第53页 |
| ·循环体指令 buffer | 第53-54页 |
| ·写控制逻辑 | 第54-58页 |
| ·读控制逻辑 | 第58-60页 |
| ·线程模式切换 | 第60-63页 |
| ·多线程模式的配置 | 第63-65页 |
| ·指令流切换类指令 | 第64页 |
| ·标量配置类指令 | 第64-65页 |
| ·性能分析 | 第65-69页 |
| ·功能验证 | 第65-66页 |
| ·功耗分析 | 第66页 |
| ·IPC 性能分析 | 第66-69页 |
| ·本章小结 | 第69-70页 |
| 第五章 结束语 | 第70-72页 |
| ·工作总结 | 第70页 |
| ·研究展望 | 第70-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 作者在学期间取得的学术成果 | 第76页 |
