集成电路缺陷分布模型和容错技术研究
| 中文摘要 | 第1-5页 |
| 英文摘要 | 第5-11页 |
| 第一章 绪 论 | 第11-23页 |
| 1．1 集成电路可制造性工程概述 | 第11-13页 |
| 1．2 集成电路制造成品率的研究 | 第13-20页 |
| 1．2．1 集成电路参数成品率的研究 | 第15-17页 |
| 1．2．2 集成电路功能成品率的研究 | 第17-20页 |
| 1．3 本文的主要研究内容和安排 | 第20-23页 |
| 第二章 缺陷模型 | 第23-32页 |
| 2．1 缺陷的类型 | 第23-26页 |
| 2．1．1 冗余物缺陷 | 第23-25页 |
| 2．1．2 丢失物缺陷 | 第25-26页 |
| 2．1．3 氧化物针孔缺陷 | 第26页 |
| 2．1．4 结泄漏缺陷 | 第26页 |
| 2．2 模型假设 | 第26-27页 |
| 2．3 缺陷的粒径分布及轮廓模型 | 第27-29页 |
| 2．4 缺陷粒径分布在功能成品率模拟中的应用 | 第29-32页 |
| 第三章 缺陷的空间分布 | 第32-51页 |
| 3．1 缺陷的负二项式分布 | 第32-34页 |
| 3．1．1 Poisson分布 | 第32-33页 |
| 3．1．2 复合Poisson分布 | 第33-34页 |
| 3．1．3 负二项式分布 | 第34页 |
| 3．2 缺陷的成团效应及其表征 | 第34-37页 |
| 3．3 划分缺陷团的变尺度聚类算法 | 第37-42页 |
| 3．3．1 缺陷的隶属度及其性质 | 第38-39页 |
| 3．3．2 缺陷团划分有效性的确定 | 第39页 |
| 3．3．3 缺陷团划分的变尺度聚类算法 | 第39-42页 |
| 3．4 硅圆片上缺陷数据采集 | 第42-44页 |
| 3．4．1 硅圆片样本的设计 | 第43-44页 |
| 3．4．2 硅圆片样本数据的处理 | 第44页 |
| 3．5 缺陷的空间位置统计分布规律 | 第44-49页 |
| 3．5．1 缺陷的空间位置规律的统计 | 第44-45页 |
| 3．5．2 缺陷的空间分布参数的检验 | 第45-49页 |
| 3．6 小结 | 第49-51页 |
| 第四章 缺陷空间分布的应用 | 第51-60页 |
| 4．1 缺陷的空间分布IC功能成品率模拟中的应用 | 第51-55页 |
| 4．1．1 用于成品率模拟的负二项式分布模型 | 第51-53页 |
| 4．1．2 用于成品率模拟的缺陷空间分布模型 | 第53-55页 |
| 4．2 实验与分析 | 第55-59页 |
| 4．2．1 金属阵列微电子测试图验证 | 第55-56页 |
| 4．2．2 实际IC成品率预测和分析 | 第56-59页 |
| 4．3 小 结 | 第59-60页 |
| 第五章 高位存储器的冗余分析 | 第60-91页 |
| 5．1 树形存储器的结构及其概念 | 第60-64页 |
| 5．1．1 传统RAM的缺点 | 第60-61页 |
| 5．1．2 树形RAM的结构 | 第61-63页 |
| 5．1．3 TRAM的布局 | 第63-64页 |
| 5．1．4 TRAM的特点 | 第64页 |
| 5．2 缺陷TRAM的修复及冗余分配算法 | 第64-74页 |
| 5．2．1 缺陷阵列的二分图表示 | 第65-67页 |
| 5．2．2 缺陷RAM的修复 | 第67-68页 |
| 5．2．3 冗余单元分配的神经网络算法 | 第68-74页 |
| 5．3 冗余TRAM的成品率分析 | 第74-82页 |
| 5．3．1 一个模块的成品率模型 | 第75-82页 |
| 5．3．2 冗余TRAM的成品率 | 第82页 |
| 5．4 基于有效面积的成品率综合评价 | 第82-89页 |
| 5．4．1 综合评价指标 | 第83-85页 |
| 5．4．2 实例分析与结论 | 第85-89页 |
| 5．5 小 结 | 第89-91页 |
| 第六章 集成电路的多级容错结构的优化分析 | 第91-120页 |
| 6．1 一种有效的容错结构及其成品率分析 | 第91-98页 |
| 6．1．1 容错结构及其重组算法 | 第91-93页 |
| 6．1．2 成品率分析 | 第93-96页 |
| 6．1．3 电路容错设计分析 | 第96-98页 |
| 6．2 阵列处理器的树形容错结构 | 第98-103页 |
| 6．2．1 k-FT树型形结构的可靠性分析 | 第98-100页 |
| 6．2．2． 冗余单元的分配 | 第100-103页 |
| 6．3 分级容错的优化设计 | 第103-111页 |
| 6．3．1 子单元级冗余的优化分析 | 第103-108页 |
| 6．3．2 单元级冗余的优化分析 | 第108-111页 |
| 6．4 VLSI的三维容错结构 | 第111-118页 |
| 6．4．1 3-维阵列中的间隙冗余结构 | 第111-115页 |
| 6．4．2 VLSI芯片成品率的估计 | 第115-118页 |
| 6．5 小结 | 第118-120页 |
| 第七章 结束语 | 第120-122页 |
| 致 谢 | 第122-123页 |
| 参考文献 | 第123-136页 |
| 攻读博士学位期间的研究成果 | 第136-137页 |
