欧洲应答器报文实时编码及测试平台的研究
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-11页 |
| 英文缩写名词英汉对照表 | 第11-13页 |
| 1 引言 | 第13-20页 |
| ·列车运行控制系统概述 | 第13-15页 |
| ·列车运行控制系统的发展 | 第13页 |
| ·欧洲列车控制系统ETCS | 第13-14页 |
| ·中国列车控制系统CTCS | 第14-15页 |
| ·欧洲应答器技术 | 第15-18页 |
| ·欧洲应答器传输系统 | 第15-17页 |
| ·欧洲应答器技术在CTCS中的应用 | 第17-18页 |
| ·选题意义 | 第18-19页 |
| ·论文主要内容与组织结构 | 第19-20页 |
| 2 欧洲应答器报文编码策略及软件实现 | 第20-33页 |
| ·欧洲应答器报文格式 | 第20-21页 |
| ·报文编码策略 | 第21-24页 |
| ·数据扰乱 | 第21-22页 |
| ·数据转换 | 第22-23页 |
| ·校验位计算 | 第23页 |
| ·候选报文测试 | 第23-24页 |
| ·FFFS编码策略分析 | 第24-26页 |
| ·报文编码的软件实现 | 第26-32页 |
| ·软件总体设计 | 第27-28页 |
| ·各模块算法设计 | 第28-31页 |
| ·设计验证与分析 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 3 应答器报文实时编码的设计 | 第33-41页 |
| ·总体结构设计 | 第33-35页 |
| ·与列控中心(TCC)的连接方式 | 第33-34页 |
| ·内部模块划分及接口 | 第34页 |
| ·功能设计 | 第34-35页 |
| ·与TCC的通信设计 | 第35-40页 |
| ·通信协议的选择 | 第35-38页 |
| ·正常情况下的通信交互 | 第38页 |
| ·通信延迟的处理 | 第38-40页 |
| ·运行设计 | 第40页 |
| ·实时编码模块的启动 | 第40页 |
| ·实时编码模块的复位 | 第40页 |
| ·本章小结 | 第40-41页 |
| 4 实时编码的FPGA设计与实现 | 第41-61页 |
| ·FPGA简介 | 第41-43页 |
| ·FPGA的结构与特点 | 第41-42页 |
| ·Cyclone II系列FPGA介绍 | 第42-43页 |
| ·VHDL简介 | 第43-45页 |
| ·VHDL特点 | 第43-44页 |
| ·基于VHDL的有限状态机 | 第44-45页 |
| ·基于FPGA的编码设计 | 第45-54页 |
| ·顶层控制模块 | 第46-47页 |
| ·数据读入模块 | 第47-49页 |
| ·数据扰乱模块 | 第49-50页 |
| ·数据转换模块 | 第50-51页 |
| ·数据校验模块 | 第51-52页 |
| ·报文测试模块 | 第52-53页 |
| ·数据输出模块 | 第53-54页 |
| ·综合仿真分析 | 第54-60页 |
| ·编译、综合与仿真 | 第54-56页 |
| ·仿真结果分析 | 第56-60页 |
| ·本章小结 | 第60-61页 |
| 5 实时编码测试平台的设计与实现 | 第61-77页 |
| ·测试平台需求描述 | 第61-63页 |
| ·报文译码功能 | 第61-63页 |
| ·通信功能 | 第63页 |
| ·平台硬件环境 | 第63-64页 |
| ·平台软件实现 | 第64-76页 |
| ·报文读取模块 | 第64-65页 |
| ·界面显示模块 | 第65-66页 |
| ·译码模块 | 第66-67页 |
| ·通信模块 | 第67-74页 |
| ·日志模块 | 第74-76页 |
| ·本章小结 | 第76-77页 |
| 6 结论与展望 | 第77-79页 |
| ·论文工作总结 | 第77页 |
| ·进一步的研究与展望 | 第77-79页 |
| 参考文献 | 第79-81页 |
| 附录 欧标测试用例 | 第81-84页 |
| 作者简历 | 第84-86页 |
| 学位论文数据集 | 第86页 |
