| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第13-14页 |
| 缩略语对照表 | 第14-17页 |
| 第一章 绪论 | 第17-23页 |
| 1.1 研究背景与意义 | 第17页 |
| 1.2 发展现状 | 第17-20页 |
| 1.3 论文主要内容及章节安排 | 第20-23页 |
| 第二章 UVM验证技术基础 | 第23-31页 |
| 2.1 System Verilog验证语言基础 | 第23-24页 |
| 2.2 UVM验证方法学基础 | 第24-30页 |
| 2.2.1 UVM方法学的特点 | 第24-25页 |
| 2.2.2 UVM基本验证平台构成 | 第25-26页 |
| 2.2.3 UVM内建的phase机制 | 第26-28页 |
| 2.2.4 UVM内建的config_db机制 | 第28-29页 |
| 2.2.5 UVM内建的factory机制 | 第29页 |
| 2.2.6 其他机制 | 第29-30页 |
| 2.3 本章小结 | 第30-31页 |
| 第三章 基于UVM的AES模块验证平台的设计与实现 | 第31-65页 |
| 3.1 验证需求分析 | 第31-40页 |
| 3.1.1 AES算法基本介绍 | 第31-32页 |
| 3.1.2 AES模块结构描述和功能分析 | 第32页 |
| 3.1.3 AES模块接口描述 | 第32-33页 |
| 3.1.4 AES寄存器描述 | 第33-35页 |
| 3.1.5 验证测试点分析 | 第35-40页 |
| 3.2 验证平台的搭建 | 第40-43页 |
| 3.2.1 验证平台设计原则 | 第40页 |
| 3.2.2 验证平台架构 | 第40-42页 |
| 3.2.3 数据流向描述 | 第42-43页 |
| 3.3 AES模块验证平台组件的设计 | 第43-57页 |
| 3.3.1 事务类transaction | 第43-44页 |
| 3.3.2 接口interface | 第44-45页 |
| 3.3.3 配置config | 第45-46页 |
| 3.3.4 驱动器uvm_driver | 第46-48页 |
| 3.3.5 监视器uvm_monitor | 第48-49页 |
| 3.3.6 uvm_sequencer | 第49-50页 |
| 3.3.7 代理uvm_agent | 第50-51页 |
| 3.3.8 参考模型reference model | 第51-52页 |
| 3.3.9 寄存器模型reg_model | 第52-54页 |
| 3.3.10 virtual sequencer | 第54-55页 |
| 3.3.11 计分板scoreboard | 第55-56页 |
| 3.3.12 control monitor | 第56-57页 |
| 3.4 创建环境类 | 第57页 |
| 3.5 sequence受约束的随机激励 | 第57-60页 |
| 3.6 功能覆盖组 | 第60-61页 |
| 3.7 断言 | 第61-63页 |
| 3.8 本章小结 | 第63-65页 |
| 第四章 验证平台运行与仿真结果分析 | 第65-97页 |
| 4.1 验证平台目录结构 | 第65-66页 |
| 4.2 脚本文件的使用 | 第66-67页 |
| 4.3 UVM验证平台执行流程 | 第67-68页 |
| 4.4 仿真结果分析 | 第68-93页 |
| 4.4.1 基本测试用例分析 | 第69-73页 |
| 4.4.2 特殊测试用例分析 | 第73-93页 |
| 4.5 覆盖率情况 | 第93-95页 |
| 4.6 本章总结 | 第95-97页 |
| 第五章 总结与展望 | 第97-99页 |
| 5.1 总结 | 第97页 |
| 5.2 展望 | 第97-99页 |
| 参考文献 | 第99-101页 |
| 致谢 | 第101-103页 |
| 作者简介 | 第103-104页 |