高速电路中PDN电源噪声分析及去耦网络设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 研究背景 | 第17页 |
| 1.2 国内外研究现状 | 第17-18页 |
| 1.3 本文研究内容 | 第18-19页 |
| 1.4 论文研究结构 | 第19-21页 |
| 第二章 高速电路信号噪声源 | 第21-35页 |
| 2.1 反射 | 第21-22页 |
| 2.2 码间干扰 | 第22-23页 |
| 2.3 串扰 | 第23-24页 |
| 2.4 串行链路均衡器 | 第24-25页 |
| 2.5 电源噪声 | 第25-27页 |
| 2.6 眼图 | 第27-34页 |
| 2.6.1 最坏眼图 | 第28-29页 |
| 2.6.2 误码率眼图 | 第29-34页 |
| 2.7 本章小结 | 第34-35页 |
| 第三章 DDR与高速链路的简介 | 第35-51页 |
| 3.1 DDR SDRAM简介 | 第35-37页 |
| 3.2 DDR4的相关技术 | 第37-39页 |
| 3.3 高速链路拓扑结构 | 第39-41页 |
| 3.4 发送器 | 第41-43页 |
| 3.4.1 线性驱动器模型 | 第42-43页 |
| 3.4.2 压控电阻的线性行为模型 | 第43页 |
| 3.5 接收器 | 第43-45页 |
| 3.6 互连和S参数 | 第45-46页 |
| 3.7 去耦网络 | 第46-49页 |
| 3.8 本章小结 | 第49-51页 |
| 第四章 高速PDN链路的眼图分析及去耦设计 | 第51-83页 |
| 4.1 仿真模型的搭建 | 第51-53页 |
| 4.2 验证电源噪声和通道噪声的可分离性 | 第53-56页 |
| 4.3 快速时域仿真技术 | 第56-57页 |
| 4.3.1 单位脉冲响应法 | 第56-57页 |
| 4.3.2 双边沿响应法 | 第57页 |
| 4.4 求解最坏眼图 | 第57-71页 |
| 4.4.1 最坏电源噪声的求解 | 第58-66页 |
| 4.4.2 通道最坏眼图的求解 | 第66-70页 |
| 4.4.3 全链路整体最坏眼图的实现 | 第70-71页 |
| 4.5 求解全链路误码率眼图过程 | 第71-76页 |
| 4.6 去耦网络的设计 | 第76-81页 |
| 4.7 本章小结 | 第81-83页 |
| 第五章 PDN_BER_TOOL软件开发 | 第83-91页 |
| 5.1 软件设计流程 | 第83-84页 |
| 5.2 软件界面展示 | 第84-87页 |
| 5.3 结果展示与分析 | 第87-90页 |
| 5.3.1 最坏眼图 | 第87-88页 |
| 5.3.2 误码率眼图 | 第88-90页 |
| 5.4 本章小结 | 第90-91页 |
| 第六章 总结与展望 | 第91-93页 |
| 参考文献 | 第93-97页 |
| 致谢 | 第97-99页 |
| 作者简介 | 第99-101页 |
