宇航数字电路辐射综合效应时序性能退化分析
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-23页 |
| 1.1 研究背景及意义 | 第15页 |
| 1.2 集成电路可靠性 | 第15-20页 |
| 1.2.1 经时击穿效应概述 | 第16-17页 |
| 1.2.2 引线电迁移效应概述 | 第17页 |
| 1.2.3 负偏压温度不稳定性效应概述 | 第17-19页 |
| 1.2.4 热载流子注入效应概述 | 第19-20页 |
| 1.2.5 总剂量电离辐射效应概述 | 第20页 |
| 1.3 数字电路可靠性研究现状 | 第20-21页 |
| 1.4 论文内容安排 | 第21-23页 |
| 第二章 可靠性物理器件级模型 | 第23-39页 |
| 2.1 NBTI效应模型 | 第23-30页 |
| 2.1.1 反应-扩散模型 | 第23-24页 |
| 2.1.2 俘获-脱阱模型 | 第24-26页 |
| 2.1.3 动态NBTI模型 | 第26-28页 |
| 2.1.4 长期动态模型 | 第28-30页 |
| 2.2 CHC效应模型 | 第30-31页 |
| 2.3 TID效应模型 | 第31-34页 |
| 2.3.1 宇航环境抗辐射指标 | 第31-32页 |
| 2.3.2 TID效应 | 第32-33页 |
| 2.3.3 MOSFET的V_(th)漂移 | 第33-34页 |
| 2.4 NMOS的CHC与TID综合效应 | 第34-38页 |
| 2.4.1 实验条件 | 第34页 |
| 2.4.2 实验结果 | 第34-36页 |
| 2.4.3 拟合长期动态模型 | 第36页 |
| 2.4.4 实验机理 | 第36-38页 |
| 2.5 本章小结 | 第38-39页 |
| 第三章 数字电路可靠性设计流程 | 第39-51页 |
| 3.1 分析对象与设计流程 | 第39-40页 |
| 3.2 逻辑综合 | 第40-46页 |
| 3.3 布局布线 | 第46-49页 |
| 3.4 本章小结 | 第49-51页 |
| 第四章 老化时序分析 | 第51-71页 |
| 4.1 输入信号占空比 α 与△V_(th)关系 | 第51-52页 |
| 4.2 信号占空比 α 与延时的关系 | 第52-59页 |
| 4.2.1 反相器 | 第52-54页 |
| 4.2.2 两输入与非门 | 第54-56页 |
| 4.2.3 两输入或非门 | 第56-59页 |
| 4.3 时钟缓冲器 | 第59-63页 |
| 4.4 关键路径中的标准单元 | 第63-67页 |
| 4.4.1 CLKNUHDV | 第64-65页 |
| 4.4.2 AND2UHDV1 | 第65-66页 |
| 4.4.3 AO222UHDV0P4 | 第66-67页 |
| 4.4.4 AD1UHDV1 | 第67页 |
| 4.5 老化时序分析 | 第67-68页 |
| 4.6 本章小结 | 第68-71页 |
| 第五章 总结与展望 | 第71-73页 |
| 5.1 论文总结 | 第71页 |
| 5.2 工作展望 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |
