基于SMIC 0.18um EEPROM工艺的标准单元库设计
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·设计背景 | 第9页 |
| ·设计研究 | 第9-10页 |
| ·本文的主要结构 | 第10-13页 |
| 第二章 设计概述 | 第13-19页 |
| ·数字电路设计的基本流程 | 第13-15页 |
| ·标准单元库组成结构 | 第15-17页 |
| ·标准单元库的性能 | 第17-19页 |
| 第三章 单元的设计 | 第19-37页 |
| ·单元尺寸的确定 | 第19-25页 |
| ·普通逻辑单元的尺寸 | 第19-21页 |
| ·时钟单元的尺寸 | 第21-25页 |
| ·电源地线的宽度 | 第25页 |
| ·版图的设计 | 第25-36页 |
| ·单元版图的设计概述 | 第25-28页 |
| ·欧拉图单元布局法 | 第28-29页 |
| ·组合逻辑单元的设计 | 第29-31页 |
| ·时序逻辑单元的设计 | 第31-34页 |
| ·门控单元的设计 | 第34-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 单元库的设计 | 第37-59页 |
| ·时序参数 | 第37-42页 |
| ·时序约束 | 第37-39页 |
| ·延时参数 | 第39-41页 |
| ·输出转换时间 | 第41-42页 |
| ·单元功耗 | 第42-45页 |
| ·动态功耗 | 第42-44页 |
| ·漏功耗 | 第44-45页 |
| ·特征化工具的特征化过程 | 第45-50页 |
| ·单元模型库文件生成 | 第45-48页 |
| ·单元仿真模型和库文档的生成 | 第48-50页 |
| ·版图库的生成 | 第50-58页 |
| ·本章小结 | 第58-59页 |
| 第五章 验证 | 第59-67页 |
| ·电路介绍 | 第59-60页 |
| ·综合流程 | 第60-62页 |
| ·布局布线流程及 LVS 与 DRC 校验 | 第62-64页 |
| ·静态时序分析和门级仿真 | 第64-65页 |
| ·本章小结 | 第65-67页 |
| 第六章 结束语 | 第67-69页 |
| ·工作总结 | 第67-68页 |
| ·未来展望 | 第68-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 研究成果 | 第73-74页 |
