基于边界扫描的数字系统可测性设计研究
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-15页 |
| ·可测性设计与边界扫描技术 | 第8-13页 |
| ·测试的基本概念 | 第8-9页 |
| ·可测性技术的内涵 | 第9-11页 |
| ·边界扫描技术的产生 | 第11-13页 |
| ·国内外发展现状和趋势 | 第13-14页 |
| ·课题来源及本文主要研究内容 | 第14-15页 |
| 第2章 边界扫描技术的研究 | 第15-31页 |
| ·边界扫描技术的基本原理 | 第15-17页 |
| ·IEEE 1149.1 体系结构 | 第17-27页 |
| ·边界扫描测试基础 | 第17-18页 |
| ·TAP 控制器 | 第18-20页 |
| ·测试数据寄存器 | 第20-21页 |
| ·指令寄存器 | 第21-22页 |
| ·边界扫描测试指令集 | 第22-26页 |
| ·边界扫描描述语言 | 第26-27页 |
| ·边界扫描测试的总线配置方式 | 第27-29页 |
| ·边界扫描技术在数字系统测试中的应用 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第3章 边界扫描测试系统的控制器设计 | 第31-39页 |
| ·JTAG 控制器在测试系统中的作用 | 第31-32页 |
| ·基于PC 并口的JTAG 控制电路 | 第32-35页 |
| ·JTAG 控制器的并口模拟软件实现 | 第35-36页 |
| ·IEEE 1149.1 标准信号的测试检验 | 第36-38页 |
| ·Init 复位 | 第36-37页 |
| ·TAP 控制类 | 第37页 |
| ·指令代码的输入输出 | 第37页 |
| ·芯片ID 码的读取 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第4章 边界扫描测试系统的软件开发 | 第39-54页 |
| ·测试软件工作过程的规划 | 第39-40页 |
| ·测试理论基础与算法 | 第40-44页 |
| ·测试理论基础 | 第40-42页 |
| ·测试算法 | 第42-44页 |
| ·完备性测试原理及其软件设计 | 第44-48页 |
| ·故障类型与测试原理 | 第44-45页 |
| ·完备性测试过程 | 第45-47页 |
| ·操作软件的界面设计 | 第47-48页 |
| ·功能类测试软件的设计与实现 | 第48-53页 |
| ·互连测试类 | 第48-50页 |
| ·功能测试类 | 第50-51页 |
| ·簇测试类 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 第5章 边界扫描测试系统的应用示例 | 第54-65页 |
| ·被测对象-逻辑分析仪的构建 | 第54-58页 |
| ·总体结构 | 第54页 |
| ·模块电路 | 第54-58页 |
| ·逻辑分析仪的可测性再开发 | 第58-61页 |
| ·测试系统的工作过程 | 第61-64页 |
| ·本章小结 | 第64-65页 |
| 结论 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 攻读学位期间发表的学术论文 | 第69-71页 |
| 致谢 | 第71页 |
