| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第11-14页 |
| 1.1 研发背景 | 第11-12页 |
| 1.2 研发目的 | 第12-13页 |
| 1.3 论文结构 | 第13-14页 |
| 第二章 SOC 设计 | 第14-18页 |
| 2.1 SOC 概念 | 第14-15页 |
| 2.2 SOC 总线 | 第15-16页 |
| 2.3 设计方法学 | 第16-17页 |
| 2.4 小结 | 第17-18页 |
| 第三章 IP 设计流程 | 第18-23页 |
| 3.1 IP 的概念 | 第18-19页 |
| 3.2 IP 设计流程 | 第19-20页 |
| 3.3 IP 的集成 | 第20-22页 |
| 3.4 小结 | 第22-23页 |
| 第四章 AHB 协议概述 | 第23-36页 |
| 4.1 简介 | 第23-26页 |
| 4.2 主设备 | 第26-27页 |
| 4.3 从设备 | 第27-28页 |
| 4.4 仲裁器 | 第28-30页 |
| 4.5 控制信号 | 第30-32页 |
| 4.6 AHB 操作类型 | 第32-35页 |
| 4.6.1 传输简介 | 第32-33页 |
| 4.6.2 基本传输 | 第33-34页 |
| 4.6.3 成组传输 | 第34-35页 |
| 4.7 小结 | 第35-36页 |
| 第五章 应用于SOC 芯片EEYE 中的AHB 总线控制器设计 | 第36-61页 |
| 5.1 监控系统SOC 芯片EEYE | 第36-42页 |
| 5.1.1 监控系统总体描述 | 第36-38页 |
| 5.1.2 EEYE 芯片中存储器使用 | 第38-40页 |
| 5.1.3 模块互连方案比较 | 第40-42页 |
| 5.2 AHB 总线控制器详细设计 | 第42-54页 |
| 5.2.1 电路总体框图 | 第42-43页 |
| 5.2.2 AHB 总线控制器接口 | 第43-45页 |
| 5.2.3 ARBITER 模块设计 | 第45-48页 |
| 5.2.4 DECODER 模块设计 | 第48-49页 |
| 5.2.5 主设备优先权控制 | 第49-50页 |
| 5.2.6 主设备信号选择器 | 第50-51页 |
| 5.2.7 从设备信号选择器 | 第51-52页 |
| 5.2.8 寄存器设计 | 第52-54页 |
| 5.2.9 总线默认从设备设计 | 第54页 |
| 5.3 AHB 总线控制器对系统功耗的管理 | 第54-56页 |
| 5.4 仿真 | 第56-59页 |
| 5.5 综合 | 第59-60页 |
| 5.6 小结 | 第60-61页 |
| 第六章 AHB 总线控制器的IP 化 | 第61-67页 |
| 6.1 电路端口的IP 化 | 第61-62页 |
| 6.2 寄存器电路的IP 化 | 第62-63页 |
| 6.3 IP 设计环境 | 第63-65页 |
| 6.4 IP 的低功耗设计 | 第65页 |
| 6.5 IP 设计文档 | 第65-66页 |
| 6.6 小结 | 第66-67页 |
| 第七章 总结与展望 | 第67-68页 |
| 7.1 论文总结 | 第67页 |
| 7.2 后续展望 | 第67-68页 |
| 参考文献 | 第68-69页 |
| 符号与标记（附录1） | 第69-70页 |
| 致谢 | 第70-71页 |
| 攻读硕士学位期间已发表或录用的论文 | 第71页 |