1GHz X-DSP地址产生单元的设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-13页 |
| 第一章 绪论 | 第13-23页 |
| ·数字信号处理器的概述 | 第13-16页 |
| ·数字信号处理器的特点 | 第13-15页 |
| ·数字信号处理器的发展、现状与趋势 | 第15-16页 |
| ·DSP 中地址产生单元的相关研究 | 第16-19页 |
| ·DSP 中的专用寻址模式研究 | 第16-17页 |
| ·DSP 中地址产生实现方式研究 | 第17-18页 |
| ·非对齐访问内存的地址产生研究 | 第18-19页 |
| ·硬件设计的实现方式 | 第19-21页 |
| ·课题的来源与背景 | 第21-22页 |
| ·论文的组织结构 | 第22-23页 |
| 第二章 X-DSP 地址产生单元的总体设计 | 第23-35页 |
| ·X-DSP 的体系结构概述 | 第23-26页 |
| ·X-DSP 的 CPU 结构及数据通路 | 第23-25页 |
| ·X-DSP 的流水线 | 第25-26页 |
| ·AGU 单元的功能及结构设计 | 第26-28页 |
| ·AGU 单元的指令定义 | 第28-29页 |
| ·AGU 单元寻址模式设计 | 第29-31页 |
| ·线性寻址模式 | 第30-31页 |
| ·循环寻址模式 | 第31页 |
| ·非对齐访问机制 | 第31-35页 |
| 第三章 AGU 单元逻辑设计 | 第35-57页 |
| ·算术逻辑指令的实现 | 第36-38页 |
| ·算术运算指令的实现 | 第36-37页 |
| ·逻辑运算指令的实现 | 第37-38页 |
| ·访存指令的实现 | 第38-45页 |
| ·对齐的访存指令实现 | 第39-41页 |
| ·非对齐的访存指令实现 | 第41-43页 |
| ·访存指令的流水划分 | 第43-45页 |
| ·关键部件的实现 | 第45-57页 |
| ·加法器的实现 | 第45-50页 |
| ·移位器的设计 | 第50-51页 |
| ·循环寻址模块的实现 | 第51-55页 |
| ·地址通路选择的实现 | 第55-57页 |
| 第四章 AGU 单元的验证 | 第57-67页 |
| ·AGU 单元的模拟验证 | 第57-64页 |
| ·模拟验证方案 | 第57-59页 |
| ·测试激励的开发 | 第59-63页 |
| ·代码和功能覆盖率 | 第63-64页 |
| ·AGU 单元的 FPGA 仿真 | 第64-65页 |
| ·FPGA 验证环境 | 第64页 |
| ·FPGA 验证步骤及流程 | 第64-65页 |
| ·AGU单元FPGA验证 | 第65页 |
| ·功能验证总结 | 第65-67页 |
| 第五章 AGU 单元的综合优化与物理实现 | 第67-88页 |
| ·逻辑综合的准备 | 第67-71页 |
| ·代码的风格和可综合性 | 第67-68页 |
| ·模块合理的划分 | 第68-69页 |
| ·选择合适的综合策略 | 第69-70页 |
| ·设置准确的综合约束 | 第70-71页 |
| ·综合的运行及结果 | 第71-73页 |
| ·AGU 单元的综合优化及结果 | 第73-83页 |
| ·寻址模式控制通路关键路径优化 | 第73-75页 |
| ·算术逻辑数据通路关键路径优化 | 第75-78页 |
| ·访存指令地址计算关键路径的优化 | 第78-81页 |
| ·优化后结果 | 第81-83页 |
| ·AGU 单元的手工半定制物理设计 | 第83-88页 |
| ·手工半定制物理设计概述 | 第83-84页 |
| ·AGU 单元顶层物理设计 | 第84-88页 |
| 结束语 | 第88-90页 |
| 致谢 | 第90-91页 |
| 参考文献 | 第91-94页 |
| 作者在学期间取得的学术成果 | 第94页 |
