| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 引言 | 第7-14页 |
| ·IC 业界发展趋势 | 第7-9页 |
| ·IC 企业强化纵向协作 | 第7-8页 |
| ·低功耗是业界关注焦点 | 第8页 |
| ·厂商策略---着力提升产能与技术 | 第8-9页 |
| ·影响65 纳米制造良率的因素及改善方法 | 第9-14页 |
| ·65nm 节点三大关键良率影响因素 | 第10-11页 |
| ·由光刻敏感性引起的良率损失 | 第10页 |
| ·晶圆平整度导致良率损失 | 第10-11页 |
| ·随机微粒引起良率损失 | 第11页 |
| ·创建高良率设计 | 第11-14页 |
| ·校正光刻敏感性引起良率损失 | 第11-12页 |
| ·校正晶圆平整度引起良率损失 | 第12-13页 |
| ·校正随机微粒缺陷引起良率损失 | 第13-14页 |
| 第二章 产品研发初期低良率的提升 | 第14-24页 |
| ·FBC 分析方法的应用 | 第14-16页 |
| ·利用扫描电镜(SEM) 分析失效原因 | 第16-24页 |
| 第三章 随机微粒缺陷的降低以提升良率 | 第24-36页 |
| ·Smear defect（污迹随机微粒缺陷） | 第25-30页 |
| ·Offset Nitride PD(Offest Nitride 上的随机微粒缺陷) | 第30-33页 |
| ·1870 by shot block fail(有by shot 状况的失效分析) | 第33-36页 |
| 第四章 Vccmin 低工作电压的改善 | 第36-49页 |
| ·解决 Ioff 散点的问题 | 第36-37页 |
| ·调整器件和工艺参数解决读的问题 | 第37-47页 |
| ·纳米 CMOS 技术挑战 SRAM 稳定性 | 第37-40页 |
| ·VT 变化影响读稳定性 | 第38-39页 |
| ·VT 变化影响写稳定性 | 第39-40页 |
| ·SNM 的提高以解决local dismatch | 第40-46页 |
| ·VDSM SRAM 存储单元 SNM 解析模型 | 第41-42页 |
| ·阈值失配的影响 | 第42-43页 |
| ·栅宽的影响 | 第43-46页 |
| ·改善器件参数解决roll off 的问题 | 第46页 |
| ·Nisi 倒“U”字型问题 | 第46-47页 |
| ·解决写的问题 | 第47-49页 |
| 参考文献 | 第49-50页 |
| 致谢 | 第50页 |
