| 摘要 | 第2-3页 |
| Abstract | 第3-4页 |
| 1 绪论 | 第7-11页 |
| 1.1 课题背景及研究意义 | 第7页 |
| 1.2 国内外研究现状 | 第7-9页 |
| 1.2.1 XAUI和SPI4.2接口的特点 | 第7-9页 |
| 1.2.2 Interlaken LA接口 | 第9页 |
| 1.3 论文主要研究内容 | 第9-11页 |
| 2 Interlaken LA协议介绍 | 第11-26页 |
| 2.1 协议介绍 | 第11-12页 |
| 2.1.1 Interlaken协议 | 第11-12页 |
| 2.1.2 Interlaken LA协议 | 第12页 |
| 2.2 关键术语定义 | 第12-13页 |
| 2.3 Interlaken LA协议层 | 第13-18页 |
| 2.3.1 突发结构 | 第14-15页 |
| 2.3.2 控制字格式 | 第15-17页 |
| 2.3.3 Interlaken LA流量控制 | 第17页 |
| 2.3.4 Interlaken LA协议层传输格式 | 第17-18页 |
| 2.4 帧层 | 第18-24页 |
| 2.4.1 元帧 | 第19-20页 |
| 2.4.2 64B/67B编码 | 第20-21页 |
| 2.4.3 字同步扰码器 | 第21-22页 |
| 2.4.4 条带对齐 | 第22页 |
| 2.4.5 诊断字 | 第22-23页 |
| 2.4.6 时钟补偿 | 第23-24页 |
| 2.5 SerDes及数据偏移现象 | 第24-26页 |
| 2.5.1 SerDes | 第24页 |
| 2.5.2 数据偏移 | 第24-26页 |
| 3 Interlaken LA接口电路设计 | 第26-42页 |
| 3.1 Interlaken LA接口电路架构 | 第26页 |
| 3.2 发送端电路设计 | 第26-34页 |
| 3.2.1 协议层突发生成模块的设计 | 第27-31页 |
| 3.2.2 条带化模块 | 第31-32页 |
| 3.2.3 元帧生成模块的设计 | 第32-33页 |
| 3.2.4 扰码器模块的设计 | 第33-34页 |
| 3.3 帧层接收端功能的设计 | 第34-42页 |
| 3.3.1 字边界锁定模块的设计 | 第36-39页 |
| 3.3.2 元帧锁定及解扰码模块设计 | 第39-40页 |
| 3.3.3 条带对齐模块的设计 | 第40-42页 |
| 4 Interlaken LA接口的验证 | 第42-48页 |
| 4.1 验证平台的搭建 | 第42-44页 |
| 4.1.1 MAC数据包生成模块设计 | 第43-44页 |
| 4.1.2 SerDes高速串行接口的功能设计 | 第44页 |
| 4.2 接口功能验证 | 第44-48页 |
| 4.2.1 突发生成模块验证 | 第44-45页 |
| 4.2.2 元帧生成模块验证 | 第45页 |
| 4.2.3 字边界锁定模块验证 | 第45-46页 |
| 4.2.4 元帧同步及解扰码模块验证 | 第46-47页 |
| 4.2.5 条带对齐模块的验证 | 第47-48页 |
| 5 Interlaken LA接口电路的综合实现 | 第48-57页 |
| 5.1 逻辑综合 | 第49-52页 |
| 5.1.1 逻辑综合的详细步骤 | 第49-52页 |
| 5.1.2 逻辑综合结果 | 第52页 |
| 5.2 物理综合 | 第52-57页 |
| 5.2.1 设计导入 | 第53页 |
| 5.2.2 布局规划 | 第53-54页 |
| 5.2.3 时钟树综合 | 第54-56页 |
| 5.2.4 布局布线 | 第56-57页 |
| 5.2.5 结果分析 | 第57页 |
| 结论 | 第57-58页 |
| 参考文献 | 第58-62页 |
| 致谢 | 第62-64页 |