基于65nm CMOS工艺集成电路标准单元单粒子效应加固技术研究
| 摘要 | 第3-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-30页 |
| 1.1 研究背景及意义 | 第9-14页 |
| 1.1.1 太空辐射环境 | 第9-11页 |
| 1.1.2 辐射效应分类 | 第11-14页 |
| 1.2 单粒子效应研究现状 | 第14-27页 |
| 1.2.1 单粒子效应的机理 | 第14-19页 |
| 1.2.2 主要的单粒子效应加固技术 | 第19-27页 |
| 1.3 本文的主要研究内容 | 第27-29页 |
| 1.4 论文的组织结构 | 第29-30页 |
| 第2章 MOSFET与反相器加固设计研究 | 第30-46页 |
| 2.1 引言 | 第30页 |
| 2.2 MOSFET辐射效应研究 | 第30-39页 |
| 2.2.1 TCAD建模 | 第30-32页 |
| 2.2.2 仿真结果与分析 | 第32-39页 |
| 2.3 反相器加固设计研究 | 第39-44页 |
| 2.3.1 电路设置 | 第39-41页 |
| 2.3.2 仿真结果与分析 | 第41-44页 |
| 2.4 工艺加固与电路版图加固对比 | 第44-45页 |
| 2.5 小结 | 第45-46页 |
| 第3章 抗SET的反相器链设计 | 第46-78页 |
| 3.1 引言 | 第46页 |
| 3.2 双输出反相器链 | 第46-62页 |
| 3.2.1 电路结构与原理分析 | 第46-49页 |
| 3.2.2 电路建模 | 第49-51页 |
| 3.2.3 仿真结果与分析 | 第51-62页 |
| 3.3 节点并行的反相器链 | 第62-77页 |
| 3.3.1 电路结构与原理分析 | 第62-64页 |
| 3.3.2 电路建模 | 第64-66页 |
| 3.3.3 仿真结果与分析 | 第66-77页 |
| 3.4 小结 | 第77-78页 |
| 第4章 抗SEU的锁存器设计 | 第78-101页 |
| 4.1 引言 | 第78页 |
| 4.2 电路结构与原理分析 | 第78-81页 |
| 4.3 锁存器TCAD建模 | 第81-83页 |
| 4.4 仿真结果与比较 | 第83-100页 |
| 4.4.1 电路性能 | 第83-84页 |
| 4.4.2 抗辐射性能 | 第84-100页 |
| 4.5 小结 | 第100-101页 |
| 第5章 抗SEU的SRAM单元设计 | 第101-123页 |
| 5.1 引言 | 第101页 |
| 5.2 SRAM单元结构与原理分析 | 第101-104页 |
| 5.2.1 电路原理分析 | 第102-103页 |
| 5.2.2 抗辐射原理分析 | 第103-104页 |
| 5.3 SRAM单元TCAD建模 | 第104-106页 |
| 5.4 仿真结果与比较 | 第106-122页 |
| 5.4.1 电路性能 | 第106-109页 |
| 5.4.2 抗辐射性能 | 第109-122页 |
| 5.5 小结 | 第122-123页 |
| 第6章 总结与展望 | 第123-125页 |
| 6.1 论文工作总结 | 第123-124页 |
| 6.2 未来工作展望 | 第124-125页 |
| 参考文献 | 第125-134页 |
| 图表目录 | 第134-139页 |
| 致谢 | 第139-140页 |
| 攻读博士期间发表的科研成果 | 第140-141页 |
