PCI高速数据采集模块设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 引言 | 第10-15页 |
| 1.1 课题研究意义与发展现状 | 第10-12页 |
| 1.1.1 课题研究意义 | 第10-11页 |
| 1.1.2 国内外发展现状 | 第11-12页 |
| 1.2 课题研究目标与主要内容 | 第12-13页 |
| 1.2.1 课题目标 | 第12页 |
| 1.2.2 课题主要内容 | 第12-13页 |
| 1.3 本文内容安排 | 第13-15页 |
| 第二章 系统总体设计 | 第15-28页 |
| 2.1 数据采集基本理论介绍 | 第15-17页 |
| 2.2 系统指标分析与设计 | 第17-26页 |
| 2.2.1 模拟通道的分析与设计 | 第17-20页 |
| 2.2.2 信号采集的分析与设计 | 第20-23页 |
| 2.2.3 数据接收与缓存的分析与设计 | 第23-25页 |
| 2.2.4 数据传输的分析与设计 | 第25页 |
| 2.2.5 其他部分的分析与设计 | 第25-26页 |
| 2.3 系统整体设计规划 | 第26-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 提高并行数据采集系统性能的研究 | 第28-39页 |
| 3.1 多片ADC并行采样原理 | 第28-29页 |
| 3.2 系统通道失配分析 | 第29-32页 |
| 3.2.1 通道失配误差产生的原因 | 第29-30页 |
| 3.2.2 直流偏置误差对系统的影响 | 第30页 |
| 3.2.3 增益失配误差对系统的影响 | 第30-31页 |
| 3.2.4 时钟延时误差对系统的影响 | 第31-32页 |
| 3.3 通道失配误差的校正方法 | 第32-38页 |
| 3.3.1 直流偏置误差的校正方法 | 第32页 |
| 3.3.2 增益失配误差的校正方法 | 第32-34页 |
| 3.3.3 时钟延时误差的校正方法 | 第34-38页 |
| 3.4 本章小结 | 第38-39页 |
| 第四章 系统硬件设计 | 第39-55页 |
| 4.1 信号调理电路设计 | 第39-43页 |
| 4.1.1 程控放大衰减电路设计 | 第39-41页 |
| 4.1.2 抗混叠滤波电路设计 | 第41-42页 |
| 4.1.3 单端转差分电路设计 | 第42-43页 |
| 4.2 信号采集通道设计 | 第43-46页 |
| 4.2.1 时钟电路设计 | 第43-45页 |
| 4.2.2 并行组合采样电路设计 | 第45-46页 |
| 4.3 数据接收和缓存电路设计 | 第46-49页 |
| 4.3.1 DDR2 SDRAM简介 | 第46-47页 |
| 4.3.2 接收缓存电路设计 | 第47-49页 |
| 4.4 总线传输电路设计 | 第49-50页 |
| 4.4.1 PCI 9054简介 | 第49页 |
| 4.4.2 PCI总线接.电路设计 | 第49-50页 |
| 4.5 系统其他部分电路设计 | 第50-53页 |
| 4.5.1 系统电源电路设计 | 第50-52页 |
| 4.5.2 系统控制电路设计 | 第52-53页 |
| 4.6 PCB设计 | 第53-54页 |
| 4.7 本章小结 | 第54-55页 |
| 第五章 系统逻辑设计 | 第55-82页 |
| 5.1 系统总体逻辑设计 | 第55-56页 |
| 5.2 系统初始化设计 | 第56-59页 |
| 5.3 高速数据接收和重组模块逻辑设计 | 第59-61页 |
| 5.3.1 高速数据接收模块逻辑设计 | 第59-60页 |
| 5.3.2 数据重组模块逻辑设计 | 第60-61页 |
| 5.4 高速数据缓存逻辑设计 | 第61-67页 |
| 5.4.1 DDR2 SDRAM控制器设计 | 第61-63页 |
| 5.4.2 DDR2控制器局部读写逻辑设计 | 第63-67页 |
| 5.5 通道失配误差校正逻辑设计 | 第67-76页 |
| 5.5.1 直流偏置误差与增益失配误差校正 | 第68-69页 |
| 5.5.2 时钟延时误差校正 | 第69-76页 |
| 5.6 总线传输逻辑设计 | 第76-81页 |
| 5.6.1 PCI局部总线操作流程 | 第76页 |
| 5.6.2 本地地址空间映射 | 第76-77页 |
| 5.6.3 PCI9054本地总线逻辑设计 | 第77-81页 |
| 5.7 本章小结 | 第81-82页 |
| 第六章 系统调试与验证 | 第82-91页 |
| 6.1 系统调试 | 第82-89页 |
| 6.1.1 模拟通道调试 | 第82-84页 |
| 6.1.2 数据接收模块调试 | 第84-85页 |
| 6.1.3 DDR2 SDRAM控制器调试 | 第85页 |
| 6.1.4 PCI9054接.模块调试 | 第85-88页 |
| 6.1.5 失配误差校正调试 | 第88-89页 |
| 6.2 系统功能验证 | 第89-91页 |
| 第七章 总结 | 第91-92页 |
| 致谢 | 第92-93页 |
| 参考文献 | 第93-94页 |
| 攻读硕士学位期间的成果 | 第94-95页 |
| 附录 | 第95-96页 |
