摘要 | 第3-4页 |
ABSTRACT | 第4页 |
第一章 绪论 | 第8-12页 |
1.1 课题研究背景与意义 | 第8-10页 |
1.2 可配置处理器的发展现状 | 第10页 |
1.3 本论文组织结构 | 第10-12页 |
第二章 图像处理基本算法及其对可配置处理器的要求 | 第12-30页 |
2.1 传输触发架构可配置处理器 | 第12-17页 |
2.1.1 传统处理器架构 | 第12-13页 |
2.1.2 传输触发架构处理器 | 第13-16页 |
2.1.3 传输触发架构处理器的可配置性 | 第16-17页 |
2.2 图像处理基本算法 | 第17-26页 |
2.2.1 卷积滤波 | 第17-19页 |
2.2.2 中值滤波 | 第19-21页 |
2.2.3 离散余弦变换 | 第21-24页 |
2.2.4 图像缩放 | 第24-26页 |
2.3 图像处理基本算法的特点及其对可配置处理器的要求 | 第26-29页 |
2.3.1 乘累加运算 | 第26页 |
2.3.2 加减法并行运算 | 第26-27页 |
2.3.3 排序运算 | 第27页 |
2.3.4 浮点运算 | 第27-28页 |
2.3.5 取浮点数小数部分 | 第28页 |
2.3.6 存储器寻址方式 | 第28-29页 |
2.4 图像处理对硬件要求 | 第29-30页 |
第三章 面向图像处理的可配置处理器设计 | 第30-69页 |
3.1 T*Core 处理器总体架构设计 | 第30-36页 |
3.1.1 T*Core处理器内部结构 | 第30-32页 |
3.1.2 T*Core处理器指令格式 | 第32-33页 |
3.1.3 T*Core处理器流水线 | 第33-36页 |
3.2 T*Core数据通路设计 | 第36-40页 |
3.2.1 数据流通过程 | 第36-37页 |
3.2.2 Input Socket设计 | 第37-38页 |
3.2.3 Output Socket设计 | 第38-39页 |
3.2.4 总线数据连通 | 第39-40页 |
3.3 T*Core处理器功能单元设计 | 第40-60页 |
3.3.1 整数加减法功能单元设计 | 第41-45页 |
3.3.2 基本算术逻辑运算功能单元设计 | 第45-46页 |
3.3.3 浮点运算功能单元设计 | 第46-54页 |
3.3.4 存储器访问功能单元设计 | 第54-58页 |
3.3.5 无延时跳转控制功能单元设计 | 第58-60页 |
3.3.6 通用寄存器 | 第60页 |
3.4 立即数机制 | 第60-63页 |
3.4.1 短立即数 | 第60-61页 |
3.4.2 长立即数 | 第61-63页 |
3.5 T*Core处理器与外部交互寄存器 | 第63-65页 |
3.5.1 控制寄存器CTRL_REG | 第63-64页 |
3.5.2 PC初始化寄存器PC_INIT | 第64页 |
3.5.3 调试观察寄存器 | 第64-65页 |
3.6 T*Core在SoC系统中的编址 | 第65-69页 |
3.6.1 交互寄存器编址 | 第65-66页 |
3.6.2 指令存储器编址 | 第66-67页 |
3.6.3 数据存储器编址 | 第67-69页 |
第四章 T*Core处理器验证与硬件实现 | 第69-86页 |
4.1 T*Core处理器配置与仿真、综合 | 第70-75页 |
4.1.1 面向图像处理的T*Core处理器配置 | 第70-71页 |
4.1.2 T*Core处理器仿真平台搭建 | 第71-74页 |
4.1.3 T*Core处理器逻辑综合 | 第74-75页 |
4.2 SoC硬件平台搭建 | 第75-80页 |
4.2.1 SoC平台总体架构 | 第75-77页 |
4.2.2 C*Core对T*Core的访问 | 第77-78页 |
4.2.3 QVGA时序控制 | 第78-80页 |
4.3 图像处理算法在SoC平台上验证 | 第80-86页 |
4.3.1 卷积滤波验证 | 第80-82页 |
4.3.2 中值滤波验证 | 第82-84页 |
4.3.3 离散余弦变换验证 | 第84页 |
4.3.4 图像缩放验证 | 第84-86页 |
第五章 总结与展望 | 第86-89页 |
5.1 总结 | 第86-87页 |
5.2 展望 | 第87-89页 |
参考文献 | 第89-92页 |
参加科研情况说明 | 第92-93页 |
致谢 | 第93页 |