| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 研究背景及意义 | 第16-18页 |
| 1.2 国内外研究现状 | 第18-20页 |
| 1.2.1 低功耗设计国内外研究现状 | 第18-19页 |
| 1.2.2 物理设计国内外研究现状 | 第19-20页 |
| 1.3 本论文的主要内容 | 第20-22页 |
| 第二章 数字集成电路低功耗设计理论基础 | 第22-34页 |
| 2.1 数字集成电路功耗来源 | 第23-26页 |
| 2.1.1 静态功耗 | 第23-25页 |
| 2.1.2 动态功耗 | 第25-26页 |
| 2.2 集成电路低功耗设计方法与技术 | 第26-32页 |
| 2.2.1 各个设计层次的功耗优化方法 | 第26-27页 |
| 2.2.2 常见的低功耗技术 | 第27-32页 |
| 2.3 本章小结 | 第32-34页 |
| 第三章 基于CPF的低功耗WCDMA模块物理设计 | 第34-70页 |
| 3.1 WCDMA模块设计指标 | 第34-35页 |
| 3.2 标准单元库的选择 | 第35-36页 |
| 3.3 通用功耗格式文件CPF的定义 | 第36-43页 |
| 3.4 布局规划（Floorplan） | 第43-49页 |
| 3.4.1 划分电压域 | 第45页 |
| 3.4.2 放置宏单元和I/O单元 | 第45-48页 |
| 3.4.3 放置特殊标准单元 | 第48-49页 |
| 3.5 电源规划（Powerplan） | 第49-53页 |
| 3.5.1 电源网络方案 | 第50页 |
| 3.5.2 放置开关单元 | 第50-53页 |
| 3.6 标准单元布局（Placement） | 第53-55页 |
| 3.7 时钟树综合（Clock Tree Synthesis） | 第55-60页 |
| 3.7.1 时钟树基本概念 | 第55-57页 |
| 3.7.2 时钟树设计 | 第57-60页 |
| 3.8 布线（Routing） | 第60-61页 |
| 3.9 静态时序分析（STA）及时序收敛 | 第61-65页 |
| 3.10 物理验证（Physical Verification） | 第65-67页 |
| 3.10.1 设计规则检查（Design Rule Check） | 第65-67页 |
| 3.10.2 电路规则检查（Layout Versus Schematic） | 第67页 |
| 3.11 本章小结 | 第67-70页 |
| 第四章 物理设计中低功耗策略及功耗分析 | 第70-86页 |
| 4.1 物理设计中低功耗策略 | 第70-77页 |
| 4.1.1 低功耗时钟树综合策略 | 第70-75页 |
| 4.1.2 功耗优化策略 | 第75-77页 |
| 4.2 功耗分析 | 第77-84页 |
| 4.2.1 总功耗的计算与分析 | 第77-79页 |
| 4.2.2 电压降和电迁移分析 | 第79-83页 |
| 4.2.3 上电（Power up）分析 | 第83-84页 |
| 4.3 本章小结 | 第84-86页 |
| 第五章 总结与展望 | 第86-88页 |
| 参考文献 | 第88-92页 |
| 致谢 | 第92-94页 |
| 作者简介 | 第94-95页 |
