首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--半导体集成电路(固体电路)论文--场效应型论文

多速率SerDes发送模块芯片设计与验证

摘要第1-6页
ABSTRACT第6-8页
目录第8-16页
第一章 引言第16-21页
   ·课题背景与意义第16-17页
   ·国内外研究现状第17-18页
   ·论文主要工作第18-19页
   ·论文结构安排第19-21页
第二章 高速收发芯片相关基础理论分析第21-30页
   ·高速信号完整性第21-25页
     ·信号反射第22-23页
     ·串扰第23-24页
     ·EMI 噪声第24页
     ·电源波动第24-25页
     ·介质损耗与衰减第25页
   ·传输线理论第25-27页
     ·传输线基本特征第25-26页
     ·传输线模型第26页
     ·传输线特征阻抗第26-27页
   ·预加重与均衡第27-29页
     ·预加重第27-28页
     ·均衡第28-29页
   ·本章小结第29-30页
第三章 SerDes 发送模块结构分析与关键技术研究第30-57页
   ·高速并/串转换电路结构分析第30-36页
     ·高速并/串转换电路结构第30-32页
     ·CML 技术第32-35页
     ·小结第35-36页
   ·LVDS 驱动电路结构分析第36-48页
     ·输出波形优化技术第37-39页
     ·LVDS 驱动电路结构比较第39-42页
     ·共模稳定电路第42-47页
     ·小结第47-48页
   ·高精度电流镜结构分析第48-57页
     ·电流镜基本原理第48-49页
     ·电流镜性能指标第49-50页
     ·Magic Battery 电流镜第50-52页
     ·低失配偏置电路第52-56页
     ·小结第56-57页
第四章 多速率 SerDes 发送模块电路设计与前仿结果第57-81页
   ·发送模块总体结构第57-58页
   ·混合型低功耗并串转换模块设计第58-65页
     ·并串转换模块总体结构第58-59页
     ·5:1 MUX 并串转换模块设计第59-61页
     ·多相位时钟控制模块设计第61-62页
     ·CML 触发器设计第62-63页
     ·2:1 MUX 并串转换模块设计第63-65页
   ·多模多级时钟树设计第65-72页
     ·时序考虑第65-66页
     ·多模多级时钟树模块设计第66-70页
     ·时钟树前仿结果第70-72页
   ·LVDS 驱动电路设计第72-80页
     ·电平转换电路设计第73-74页
     ·电流模式 De-emphasis 驱动电路设计第74-75页
     ·共模稳定电路设计第75-78页
     ·驱动电路前仿结果第78-80页
   ·本章小结第80-81页
第五章 版图设计与后仿验证第81-93页
   ·版图设计考虑第81-83页
     ·电源与地第81-82页
     ·器件匹配第82页
     ·闩锁效应(Latch-up)第82-83页
     ·天线效应第83页
   ·芯片版图设计与后仿验证第83-92页
     ·并串转换结构版图设计与后仿验证第84-85页
     ·时钟树版图设计与后仿验证第85-88页
     ·驱动电路版图设计第88-89页
     ·发送模块整体版图设计与后仿验证第89-92页
   ·本章小结第92-93页
第六章 总结与展望第93-95页
   ·总结第93-94页
   ·展望第94-95页
致谢第95-96页
参考文献第96-99页
个人简历及攻读硕士学位期间的研究成果第99-100页

论文共100页,点击 下载论文
上一篇:合成仪器模拟通道硬件设计
下一篇:晶闸管参数的自动测试方法研究与实现