摘要 | 第1-6页 |
ABSTRACT | 第6-8页 |
目录 | 第8-16页 |
第一章 引言 | 第16-21页 |
·课题背景与意义 | 第16-17页 |
·国内外研究现状 | 第17-18页 |
·论文主要工作 | 第18-19页 |
·论文结构安排 | 第19-21页 |
第二章 高速收发芯片相关基础理论分析 | 第21-30页 |
·高速信号完整性 | 第21-25页 |
·信号反射 | 第22-23页 |
·串扰 | 第23-24页 |
·EMI 噪声 | 第24页 |
·电源波动 | 第24-25页 |
·介质损耗与衰减 | 第25页 |
·传输线理论 | 第25-27页 |
·传输线基本特征 | 第25-26页 |
·传输线模型 | 第26页 |
·传输线特征阻抗 | 第26-27页 |
·预加重与均衡 | 第27-29页 |
·预加重 | 第27-28页 |
·均衡 | 第28-29页 |
·本章小结 | 第29-30页 |
第三章 SerDes 发送模块结构分析与关键技术研究 | 第30-57页 |
·高速并/串转换电路结构分析 | 第30-36页 |
·高速并/串转换电路结构 | 第30-32页 |
·CML 技术 | 第32-35页 |
·小结 | 第35-36页 |
·LVDS 驱动电路结构分析 | 第36-48页 |
·输出波形优化技术 | 第37-39页 |
·LVDS 驱动电路结构比较 | 第39-42页 |
·共模稳定电路 | 第42-47页 |
·小结 | 第47-48页 |
·高精度电流镜结构分析 | 第48-57页 |
·电流镜基本原理 | 第48-49页 |
·电流镜性能指标 | 第49-50页 |
·Magic Battery 电流镜 | 第50-52页 |
·低失配偏置电路 | 第52-56页 |
·小结 | 第56-57页 |
第四章 多速率 SerDes 发送模块电路设计与前仿结果 | 第57-81页 |
·发送模块总体结构 | 第57-58页 |
·混合型低功耗并串转换模块设计 | 第58-65页 |
·并串转换模块总体结构 | 第58-59页 |
·5:1 MUX 并串转换模块设计 | 第59-61页 |
·多相位时钟控制模块设计 | 第61-62页 |
·CML 触发器设计 | 第62-63页 |
·2:1 MUX 并串转换模块设计 | 第63-65页 |
·多模多级时钟树设计 | 第65-72页 |
·时序考虑 | 第65-66页 |
·多模多级时钟树模块设计 | 第66-70页 |
·时钟树前仿结果 | 第70-72页 |
·LVDS 驱动电路设计 | 第72-80页 |
·电平转换电路设计 | 第73-74页 |
·电流模式 De-emphasis 驱动电路设计 | 第74-75页 |
·共模稳定电路设计 | 第75-78页 |
·驱动电路前仿结果 | 第78-80页 |
·本章小结 | 第80-81页 |
第五章 版图设计与后仿验证 | 第81-93页 |
·版图设计考虑 | 第81-83页 |
·电源与地 | 第81-82页 |
·器件匹配 | 第82页 |
·闩锁效应(Latch-up) | 第82-83页 |
·天线效应 | 第83页 |
·芯片版图设计与后仿验证 | 第83-92页 |
·并串转换结构版图设计与后仿验证 | 第84-85页 |
·时钟树版图设计与后仿验证 | 第85-88页 |
·驱动电路版图设计 | 第88-89页 |
·发送模块整体版图设计与后仿验证 | 第89-92页 |
·本章小结 | 第92-93页 |
第六章 总结与展望 | 第93-95页 |
·总结 | 第93-94页 |
·展望 | 第94-95页 |
致谢 | 第95-96页 |
参考文献 | 第96-99页 |
个人简历及攻读硕士学位期间的研究成果 | 第99-100页 |