TDM通道承载以太网业务的速率适配器设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-9页 |
| 第1章 绪论 | 第9-12页 |
| ·研究背景及意义 | 第9-10页 |
| ·主要工作内容 | 第10-11页 |
| ·本文章节安排 | 第11-12页 |
| 第2章 以太网和时分复用系统接口相关知识 | 第12-19页 |
| ·快速以太网标准介绍 | 第12-17页 |
| ·以太网分层结构 | 第12-13页 |
| ·MII接口 | 第13-15页 |
| ·快速以太网帧结构 | 第15-16页 |
| ·流量控制 | 第16-17页 |
| ·时分复用系统标准接口 | 第17-19页 |
| 第3章 系统整体方案及硬件设计 | 第19-28页 |
| ·系统整体方案设计 | 第19-20页 |
| ·电源模块 | 第20-21页 |
| ·以太网模块 | 第21-24页 |
| ·FPGA模块 | 第24-27页 |
| ·SRAM模块 | 第27-28页 |
| 第4章 FPGA逻辑仿真与功能测试 | 第28-42页 |
| ·FPGA总体功能设计 | 第28页 |
| ·以太网发送方向功能模块 | 第28-38页 |
| ·4/8变换 | 第28-29页 |
| ·HDLC成帧 | 第29-32页 |
| ·SRAM操作管理 | 第32-38页 |
| ·并串转换 | 第38页 |
| ·以太网接收方向功能模块 | 第38-42页 |
| ·位同步时钟提取 | 第38-40页 |
| ·串并变换以及HDLC解帧 | 第40-41页 |
| ·8/4变换 | 第41-42页 |
| 第5章 系统PCB板调试 | 第42-57页 |
| ·以太网模块PCB设计注意事项 | 第42-43页 |
| ·FPGA功能调试 | 第43-53页 |
| ·MAC地址序列检测器 | 第43-45页 |
| ·示波器观测结果展示 | 第45-53页 |
| ·系统整体功能测试及结果分析 | 第53-57页 |
| 结语 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 攻读硕士期间发表的论文及科研成果 | 第62页 |
