HDLC帧收发器在TDM/以太网接口电路中的应用
| 摘要 | 第1-7页 |
| Abstract | 第7-12页 |
| 第1章 绪论 | 第12-15页 |
| ·课题的研究背景 | 第12-13页 |
| ·研究的意义 | 第13-14页 |
| ·本文的研究内容及安排 | 第14-15页 |
| 第2章 相关原理介绍 | 第15-21页 |
| ·HDLC协议 | 第15-18页 |
| ·HDLC产生的背景 | 第15页 |
| ·HDLC传输模式 | 第15-16页 |
| ·HDLC帧格式 | 第16-18页 |
| ·FPGA开发简介 | 第18-19页 |
| ·FPGA设计流程 | 第18-19页 |
| ·开发环境介绍 | 第19页 |
| ·E1/以太网接口电路 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第3章 HDLC帧收发器的设计 | 第21-35页 |
| ·可行性分析 | 第21页 |
| ·系统功能分析 | 第21-25页 |
| ·发送器功能分析 | 第21-22页 |
| ·接收器功能分析 | 第22-23页 |
| ·寄存器设计 | 第23-25页 |
| ·发送器设计 | 第25-31页 |
| ·接收缓存模块的设计 | 第26页 |
| ·CRC校验模块的设计 | 第26-29页 |
| ·控制模块的设计 | 第29页 |
| ·插0模块的设计 | 第29-30页 |
| ·其它模块的设计 | 第30-31页 |
| ·接收器的设计 | 第31-34页 |
| ·控制模块设计 | 第31-32页 |
| ·标志检测处理模块设计 | 第32页 |
| ·0删除模块的设计 | 第32-34页 |
| ·其它模块的设计 | 第34页 |
| ·本章小结 | 第34-35页 |
| 第4章 HDLC帧收发器的实现 | 第35-47页 |
| ·控制器对寄存器读写实现 | 第35-36页 |
| ·HDLC发送器的实现 | 第36-43页 |
| ·发送器状态机的实现 | 第37-38页 |
| ·CRC校验的实现 | 第38-39页 |
| ·插0模块的实现 | 第39-40页 |
| ·其它模块实现 | 第40-41页 |
| ·发送器总体仿真分析 | 第41-43页 |
| ·HDLC帧接收器的实现 | 第43-46页 |
| ·接收状态机的实现 | 第43-44页 |
| ·0删除模块的与计数模块的实现 | 第44-45页 |
| ·接收器总体仿真分析 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 第5章 帧收发器在接口电路中的应用 | 第47-60页 |
| ·HDLC帧收发器的必要性 | 第47页 |
| ·接口电路硬件组成 | 第47-48页 |
| ·方案的确定 | 第48-49页 |
| ·方案的设计实现 | 第49-53页 |
| ·物理层芯片与FPGA接口设计 | 第49页 |
| ·物理层芯时序分析 | 第49-50页 |
| ·HDLC帧收发器的修改 | 第50页 |
| ·SRAM读写控制 | 第50-53页 |
| ·系统总体仿真 | 第53-55页 |
| ·系统测试 | 第55-59页 |
| ·PHY与FPGA芯片可用性测试 | 第55-56页 |
| ·调试结果 | 第56-59页 |
| ·本章小结 | 第59-60页 |
| 总结与展望 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 攻读硕士学位期间发表的论文及科研成果 | 第65页 |
