| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 国内外研究进展 | 第10-12页 |
| 1.3 研究方案及主要内容 | 第12-14页 |
| 第2章 32 纳米 CMOS 多米诺电路的介绍 | 第14-19页 |
| 2.1 多米诺电路原理 | 第14-16页 |
| 2.2 32 nm MOS 管的分析与研究 | 第16-19页 |
| 第3章 多米诺电路基础逻辑单元的设计与优化 | 第19-49页 |
| 3.1 32 nm 低功耗高性能多米诺与门 | 第19-24页 |
| 3.1.1 与门的工作原理 | 第19-20页 |
| 3.1.2 传统多米诺与门的介绍 | 第20-21页 |
| 3.1.3 两种传统多米诺与门的比较 | 第21-22页 |
| 3.1.4 多米诺与门的优化 | 第22-24页 |
| 3.2 32 nm 低功耗高性能多米诺或门 | 第24-30页 |
| 3.2.1 或门的工作原理 | 第24-25页 |
| 3.2.2 传统多米诺或门的介绍 | 第25-26页 |
| 3.2.3 两种传统多米诺或门的比较 | 第26-27页 |
| 3.2.4 多米诺或门的优化 | 第27-30页 |
| 3.3 32 nm 低功耗高性能多米诺同或门 | 第30-35页 |
| 3.3.1 同或门的工作原理 | 第30页 |
| 3.3.2 传统多米诺同或门的介绍 | 第30-32页 |
| 3.3.3 新型同或门的设计与优化 | 第32-35页 |
| 3.4 32 nm 低功耗高性能多米诺异或门 | 第35-39页 |
| 3.4.1 传统多米诺异或门的工作原理 | 第35-36页 |
| 3.4.2 传统多米诺异或门的模拟仿真 | 第36页 |
| 3.4.3 新型异或门的设计与优化 | 第36-39页 |
| 3.5 32 nm 低功耗高性能多米诺与或非门 | 第39-49页 |
| 3.5.1 多米诺与或非门的介绍 | 第39-42页 |
| 3.5.2 32 nm Zipper 多米诺与或非门 | 第42-43页 |
| 3.5.3 新型 32 nm Zipper 多米诺与或非门的设计与优化 | 第43-49页 |
| 第4章 多米诺电路复杂逻辑单元的设计与优化 | 第49-70页 |
| 4.1 32 nm 低功耗高性能多米诺数值比较器 | 第49-56页 |
| 4.1.1 数值比较器的工作原理 | 第49-50页 |
| 4.1.2 多米诺数值比较器的工作原理 | 第50-51页 |
| 4.1.3 Zipper CMOS 多米诺数值比较器 | 第51-52页 |
| 4.1.4 新型 Zipper CMOS 多米诺数值比较器的设计与优化 | 第52-56页 |
| 4.2 32 nm 低功耗高性能多米诺检奇电路 | 第56-62页 |
| 4.2.1 检奇电路的工作原理 | 第56-57页 |
| 4.2.2 多米诺检奇电路的工作原理 | 第57-58页 |
| 4.2.3 Zipper CMOS 多米诺检奇电路 | 第58-60页 |
| 4.2.4 新型 Zipper CMOS 多米诺检奇电路的仿真 | 第60-62页 |
| 4.3 32 nm 低功耗高性能多米诺全加器 | 第62-70页 |
| 4.3.1 全加器的工作原理 | 第62-63页 |
| 4.3.2 多米诺全加器的工作原理 | 第63-64页 |
| 4.3.3 Zipper CMOS 多米诺全加器 | 第64-67页 |
| 4.3.4 新型 Zipper CMOS 多米诺全加器的设计与优化 | 第67-70页 |
| 第5章 总结与展望 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 致谢 | 第74-75页 |
| 攻读学位期间发表的论文 | 第75页 |
