| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| Acknowledgement | 第7-10页 |
| Nomenclature | 第10-14页 |
| Chapter 1 Introduction | 第14-21页 |
| 1.1 Hardware security | 第14页 |
| 1.2 Countermeasures and Physical Unclonable Function | 第14-16页 |
| 1.3 PUF for FPGA | 第16-17页 |
| 1.4 PUF for Secure Scan Design | 第17-19页 |
| 1.5 Motivations and objectives | 第19页 |
| 1.6 Organization of the dissertation | 第19-21页 |
| Chapter 2 Literature Review | 第21-27页 |
| 2.1 Review of PUF schemes | 第21-23页 |
| 2.1.1 Delay-based PUF | 第21-22页 |
| 2.1.2 Memory-based PUF | 第22-23页 |
| 2.2 PUF for FPGA | 第23-24页 |
| 2.3 Applications of PUF | 第24-26页 |
| 2.3.1 PUF for chip authentication | 第24-25页 |
| 2.3.2 PUF for signature and random number generation | 第25页 |
| 2.3.3 PUF for anti-counterfeiting | 第25-26页 |
| 2.4 Summary | 第26-27页 |
| Chapter 3 An Ultra-low Overhead LUTSR-based PUF for FPGA | 第27-37页 |
| 3.1 Principle of scheme and design of circuit | 第27-31页 |
| 3.1.1 Shift register based on LUT in FPGA | 第27-28页 |
| 3.1.2 The principle of LUTSR PUF | 第28-30页 |
| 3.1.3 Clock generator | 第30-31页 |
| 3.1.4 Experimental system structure of LUTR PUF | 第31页 |
| 3.2 Results and analysis of experiment | 第31-36页 |
| 3.2.1 Uniqueness analysis | 第32-33页 |
| 3.2.2 Robustness analysis | 第33-35页 |
| 3.2.3 Overhead analysis | 第35-36页 |
| 3.3 Summary | 第36-37页 |
| Chapter 4 Secure scan design with PUF-based key | 第37-55页 |
| 4.1 Preliminary work | 第37-41页 |
| 4.1.1 Secure scan design in [57] | 第38-39页 |
| 4.1.2 Delay PUF | 第39-41页 |
| 4.2 Secure scan design with PUF key | 第41-49页 |
| 4.2.1 The PUF key | 第43-45页 |
| 4.2.2 Controller | 第45-48页 |
| 4.2.3 The lock to the scan chain | 第48页 |
| 4.2.4 The working flow | 第48-49页 |
| 4.3 Results and analysis of experiment | 第49-53页 |
| 4.3.1 Testability analysis | 第49-50页 |
| 4.3.2 Resilience analysis | 第50-52页 |
| 4.3.3 Overhead analysis | 第52-53页 |
| 4.4 Summary | 第53-55页 |
| Conclusions | 第55-57页 |
| References | 第57-63页 |
| Author's Publications | 第63-64页 |
