| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-11页 |
| 1.1 课题研究背景及意义 | 第8-9页 |
| 1.2 课题的国内外研究动态 | 第9页 |
| 1.3 本文的主要工作以及内容安排 | 第9-11页 |
| 2 系统总体设计 | 第11-16页 |
| 2.1 课题研究目标以及系统方案设计 | 第11-13页 |
| 2.1.1 课题研究目标 | 第11-12页 |
| 2.1.2 系统主控芯片选择说明 | 第12页 |
| 2.1.3 传输接口方案选择说明 | 第12-13页 |
| 2.1.4 高速缓存方案选择说明 | 第13页 |
| 2.2 系统总体设计说明 | 第13-16页 |
| 2.2.1 系统总体说明 | 第13-14页 |
| 2.2.2 系统硬件总体说明 | 第14页 |
| 2.2.3 系统软件总体说明 | 第14-16页 |
| 3 系统硬件设计 | 第16-30页 |
| 3.1 硬件系统框架 | 第16页 |
| 3.2 高速传输主板电路设计 | 第16-21页 |
| 3.2.1 主控FPGA外围电路设计 | 第16-18页 |
| 3.2.2 DDR2 SDRAM缓存芯片外围电路设计 | 第18-20页 |
| 3.2.3 USB3.0芯片外围电路设计 | 第20-21页 |
| 3.3 B4000传感器子板电路设计 | 第21-22页 |
| 3.4 B1000传感器子板电路设计 | 第22-25页 |
| 3.4.1 主控FPGA外围电路设计 | 第22-24页 |
| 3.4.2 B1000图像传感器外围电路设计 | 第24-25页 |
| 3.5 系统电源供电相关电路设计 | 第25-27页 |
| 3.6 电路PCB布线相关说明 | 第27-30页 |
| 4 高速传输主板驱动逻辑设计 | 第30-50页 |
| 4.1 开发环境及开发流程 | 第30-31页 |
| 4.2 软件系统框架 | 第31-32页 |
| 4.3 各个模块功能实现 | 第32-50页 |
| 4.3.1 同上位机双向通信 | 第32-34页 |
| 4.3.2 传感器寄存器读写 | 第34-37页 |
| 4.3.3 传感器数据接收以及并行化 | 第37-41页 |
| 4.3.4 数据预处理 | 第41-44页 |
| 4.3.5 DDR2 SDRAM高速FIFO缓存 | 第44-48页 |
| 4.3.6 USB3.0数据发送 | 第48-50页 |
| 5 B1000传感器驱动逻辑设计 | 第50-56页 |
| 5.1 开发环境及开发流程 | 第50页 |
| 5.2 软件系统框架 | 第50-51页 |
| 5.3 各个部分功能实现 | 第51-56页 |
| 5.3.1 系统复位与时钟管理 | 第51页 |
| 5.3.2 SPI收发控制 | 第51-52页 |
| 5.3.3 B1000时序控制 | 第52-54页 |
| 5.3.4 模拟B4000传感器状态循环控制 | 第54-55页 |
| 5.3.5 模拟B4000数据输出控制 | 第55-56页 |
| 6 系统上位机数据接收处理 | 第56-61页 |
| 6.1 图像数据实时接收处理程序设计 | 第57-59页 |
| 6.2 传感器状态读写和离线功能程序设计 | 第59页 |
| 6.3 上位机界面设计 | 第59-61页 |
| 7 系统测试与结果分析 | 第61-66页 |
| 7.1 数据接口传输速率测试 | 第61-63页 |
| 7.1.1 测试系统搭建说明 | 第61-62页 |
| 7.1.2 测试结果展示 | 第62-63页 |
| 7.2 系统误码率测试 | 第63-64页 |
| 7.3 系统展示 | 第64-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 攻读硕士学位期间发表学术论文情况 | 第69-70页 |
| 致谢 | 第70-71页 |