| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第15-25页 |
| 1.1 研究背景与意义 | 第15-17页 |
| 1.2 集成电路老化效应 | 第17-20页 |
| 1.2.1 BTI效应 | 第17-18页 |
| 1.2.2 HCI效应 | 第18-19页 |
| 1.2.3 TDDB效应 | 第19-20页 |
| 1.2.4 EM效应 | 第20页 |
| 1.3 国内外电路老化研究现状 | 第20-23页 |
| 1.3.1 对一种老化效应的建模和优化 | 第21-23页 |
| 1.3.2 对多种老化效应的联合建模和协同优化 | 第23页 |
| 1.4 论文的主要工作和内容安排 | 第23-25页 |
| 第二章 电路老化效应模型与MOS器件的耦合效应研究 | 第25-37页 |
| 2.1 老化效应的模型研究 | 第25-29页 |
| 2.1.1 BTI效应模型 | 第25-28页 |
| 2.1.2 HCI效应模型 | 第28-29页 |
| 2.1.3 TDDB效应模型 | 第29页 |
| 2.2 MOS器件的耦合效应 | 第29-32页 |
| 2.2.1 高温条件下NBTI增强的HCI效应 | 第29-31页 |
| 2.2.2 衬底热载流子耦合的TDDB效应 | 第31-32页 |
| 2.3 Hspice仿真工具 | 第32-35页 |
| 2.3.1 HSPICE仿真的基本框架 | 第32-33页 |
| 2.3.2 MOSRA模型介绍 | 第33-35页 |
| 2.4 静态时序分析软件 | 第35-36页 |
| 2.5 本章小结 | 第36-37页 |
| 第三章 协同缓解PBTI和HCI老化效应的研究 | 第37-47页 |
| 3.1 研究动机 | 第37页 |
| 3.2 考虑晶体管堆叠效应的PBTI和HCI效应老化模型 | 第37-42页 |
| 3.2.1 PBTI和HCI效应老化模型 | 第37-38页 |
| 3.2.2 晶体管堆叠对老化效应的影响 | 第38-39页 |
| 3.2.3 PBTI和HCI效应的模型改进 | 第39-42页 |
| 3.3 输入信号重排序抗老化方案 | 第42-44页 |
| 3.3.1 输入信号重排序减小PBTI效应 | 第42页 |
| 3.3.2 输入信号重排序减小HCI效应 | 第42-43页 |
| 3.3.3 协同减小PBTI和HCI效应引起的老化 | 第43-44页 |
| 3.4 仿真结果与分析 | 第44-46页 |
| 3.4.1 模型的准确性验证 | 第44-45页 |
| 3.4.2 输入信号重排序抗老化结果 | 第45-46页 |
| 3.5 本章小结 | 第46-47页 |
| 第四章 NBTI和PBTI老化效应的联合优化研究 | 第47-55页 |
| 4.1 研究动机 | 第47-48页 |
| 4.2 BTI效应的模型分析及对单元门的影响 | 第48-51页 |
| 4.2.1 BTI模型 | 第48页 |
| 4.2.2 BTI效应对逻辑单元门的影响 | 第48-49页 |
| 4.2.3 BTI效应与晶体管堆叠效应的关系 | 第49-51页 |
| 4.3 利用晶体管重排技术对NBTI和PBTI效应的联合优化 | 第51-52页 |
| 4.4 仿真结果与分析 | 第52-54页 |
| 4.5 本章小结 | 第54-55页 |
| 第五章 结论与展望 | 第55-57页 |
| 5.1 研究工作总结 | 第55页 |
| 5.2 未来工作展望 | 第55-57页 |
| 参考文献 | 第57-62页 |
| 攻读硕士期间的学术活动及成果情况 | 第62页 |
