高速低相噪锁相环研究与设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-14页 |
| ·锁相环的概念 | 第9-10页 |
| ·锁相环的主要应用 | 第10-11页 |
| ·锁相环分类与发展方向 | 第11-13页 |
| ·全数字锁相环 | 第11-12页 |
| ·软件锁相环 | 第12-13页 |
| ·本文主要研究内容及意义 | 第13-14页 |
| 第二章 锁相环系统重要部件分析 | 第14-27页 |
| ·鉴相器 | 第14-19页 |
| ·乘法器鉴相器 | 第14-16页 |
| ·鉴频鉴相器 | 第16-18页 |
| ·电荷泵 | 第18-19页 |
| ·锁相环传递函数分析 | 第19-23页 |
| ·传递函数 | 第19-22页 |
| ·环路稳定性 | 第22-23页 |
| ·环路滤波器 | 第23-27页 |
| ·参考杂散的滤除 | 第23-25页 |
| ·鉴相器输出信号滤波器 | 第25页 |
| ·电荷泵输出滤波器 | 第25-27页 |
| 第三章 锁相环电路性能分析与仿真 | 第27-56页 |
| ·高速低相噪锁相环系统的设计方案 | 第27-30页 |
| ·系统的设计指标与设计方案介绍 | 第27-28页 |
| ·系统主要器件 | 第28-30页 |
| ·仿真方法介绍 | 第30-31页 |
| ·相位噪声分析与仿真 | 第31-42页 |
| ·相位噪声定义 | 第31-32页 |
| ·锁相环相位噪声分析 | 第32-36页 |
| ·电路相位噪声仿真 | 第36-42页 |
| ·设计电路建立时间分析与仿真 | 第42-56页 |
| ·锁入过程分析与仿真(Lock-in) | 第44-49页 |
| ·拉入过程分析与仿真(Pull-in) | 第49-56页 |
| 第四章 高速低相噪锁相环设计 | 第56-65页 |
| ·系统控制部件设计 | 第56-57页 |
| ·电压预置模块设计 | 第57-60页 |
| ·环路滤波器设计 | 第60-65页 |
| ·相位噪声分析 | 第60-62页 |
| ·杂散分析 | 第62-65页 |
| 第五章 实验测试结果与数据分析 | 第65-75页 |
| ·测试平台与实物 | 第65-66页 |
| ·测试步骤及方法 | 第66页 |
| ·系统测试结果 | 第66-74页 |
| ·相位噪声 | 第67-69页 |
| ·跳频时间 | 第69-70页 |
| ·频率分辨率 | 第70-71页 |
| ·系统杂散 | 第71-74页 |
| ·小结 | 第74-75页 |
| 第六章 总结 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-81页 |
| 攻硕期间取得的研究成果 | 第81页 |
