| 摘要 | 第1-5页 |
| ABSTRACT | 第5-14页 |
| 第一章 绪论 | 第14-23页 |
| ·研究背景与意义 | 第14-18页 |
| ·国内外数字电视地面广播发展概况 | 第14-15页 |
| ·DVB-T2系统的关键技术 | 第15-18页 |
| ·信道编译码简介 | 第18-20页 |
| ·LDPC码研究进展与现状 | 第20-21页 |
| ·论文的主要工作与章节安排 | 第21-23页 |
| 第二章 LDPC编译码原理概述 | 第23-32页 |
| ·线性分组码 | 第23-25页 |
| ·线性分组码基本概念 | 第23-24页 |
| ·码距和码字重量 | 第24页 |
| ·生成矩阵和校验矩阵 | 第24-25页 |
| ·LDPC码的基本概念 | 第25-28页 |
| ·矩阵表示 | 第25-26页 |
| ·Tanner图表示 | 第26-28页 |
| ·LDPC码的分类与构造方法 | 第28-29页 |
| ·LDPC译码算法概述 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 DVB-T2标准中LDPC编码算法分析及性能仿真 | 第32-50页 |
| ·DVB-T2信道编码与LDPC编码过程 | 第32-36页 |
| ·DVB-T2信道编码方案 | 第32-34页 |
| ·LDPC编码过程 | 第34-36页 |
| ·LDPC编码算法分析 | 第36-43页 |
| ·LDPC校验矩阵的构造 | 第36-39页 |
| ·校验位生成原理 | 第39-41页 |
| ·LDPC编码算法 | 第41-43页 |
| ·LDPC编码复杂度分析 | 第43-45页 |
| ·传统LDPC编码方法复杂度 | 第43-44页 |
| ·本方案LDPC编码复杂度 | 第44-45页 |
| ·性能仿真 | 第45-48页 |
| ·BP译码算法原理 | 第45-47页 |
| ·多种不同码率码长的LDPC码性能仿真 | 第47-48页 |
| ·本章小结 | 第48-50页 |
| 第四章 LDPC编码器设计方案及各子模块结构 | 第50-67页 |
| ·LDPC编码器设计指标 | 第50页 |
| ·LDPC编码器设计方案 | 第50-58页 |
| ·传统LDPC编码器结构 | 第50-51页 |
| ·LDPC编码器顶层设计方案 | 第51-54页 |
| ·LDPC编码器数据通路设计方案 | 第54-56页 |
| ·LDPC编码器控制通路设计方案 | 第56-57页 |
| ·LDPC编码器原理框图 | 第57-58页 |
| ·各子模块结构及功能仿真 | 第58-66页 |
| ·列重计算模块的设计 | 第58-59页 |
| ·RAM读写信号模块的设计 | 第59-60页 |
| ·移位因子与RAM地址产生模块设计 | 第60-62页 |
| ·移位累加模块的设计 | 第62-64页 |
| ·列和计算模块与360bit累加器设计 | 第64-65页 |
| ·校验位计算模块设计与顶层模块功能仿真 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第五章 LDPC编码器的综合与验证 | 第67-84页 |
| ·验证平台简介 | 第67-69页 |
| ·LDPC编码器验证方案 | 第69-80页 |
| ·FPGA原型验证平台 | 第69-72页 |
| ·位宽匹配模块 | 第72页 |
| ·激励生成模块(Stimulation Gen) | 第72-75页 |
| ·码字采集模块(Codewords Acquisition) | 第75-77页 |
| ·ROM和RAM配置说明 | 第77-78页 |
| ·LDPC编码器验证流程 | 第78-80页 |
| ·LDPC编码器综合结果 | 第80-83页 |
| ·功能指标 | 第80-81页 |
| ·硬件指标 | 第81-83页 |
| ·本章小结 | 第83-84页 |
| 第六章 总结与展望 | 第84-86页 |
| ·总结 | 第84-85页 |
| ·展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-89页 |
| 个人简历及攻读硕士期间的研究成果 | 第89页 |