| 目录 | 第1-4页 |
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第6-8页 |
| ·ESD现象及其产生原因 | 第6-7页 |
| ·主要工作及论文的组织结构 | 第7-8页 |
| 第2章 ESD测试的基本方法 | 第8-18页 |
| ·ESD基本放电模式及其工业测试标准 | 第8-12页 |
| ·人体放电模式(Human Body Model,HBM) | 第8-9页 |
| ·机器放电模式(Machine Model,MM) | 第9-10页 |
| ·器件充电模式(Charged Device Model,CDM) | 第10-12页 |
| ·芯片级(chip level)ESD测试——静电放电测试组合 | 第12-14页 |
| ·器件级(device level)ESD测试——传输线脉冲(Transmission-Line Pulse,TLP) | 第14-18页 |
| ·TLP基础 | 第14-15页 |
| ·常见的TLP测试系统 | 第15-16页 |
| ·TLP测量方法 | 第16-17页 |
| ·电学压力测试(stress testing) | 第17-18页 |
| 第3章 ESD保护电路的设计原则与基本结构 | 第18-25页 |
| ·ESD保护电路的设计原则 | 第18页 |
| ·全芯片ESD保护电路的安排 | 第18-19页 |
| ·输入级电路的ESD保护基本结构 | 第19-21页 |
| ·输出级电路的ESD保护基本结构 | 第21-22页 |
| ·电源轨/地线的ESD保护基本结构 | 第22-23页 |
| ·ESD保护电路设计的注意事项 | 第23-25页 |
| 第4章 电源轨ESD钳位电路(Power ESD clamp) | 第25-34页 |
| ·"悬臂二极管"钳位电路 | 第25-29页 |
| ·"二极管链"模型 | 第25-27页 |
| ·"悬臂二极管"(cantilever diodes)ESD钳位电路 | 第27-28页 |
| ·"悬臂二极管"结构的局限 | 第28-29页 |
| ·MOS管电源钳位电路 | 第29-34页 |
| ·GC-NMOS结构 | 第29-30页 |
| ·NMOS结构电源轨ESD钳位电路的局限 | 第30-31页 |
| ·PMOS结构的电源轨ESD保护电路 | 第31页 |
| ·耐高电压的PMOS结构的电源轨ESD保护电路 | 第31-34页 |
| 第5章 65nm NOR Flash Memory工艺下的耐高压(3V)电源轨ESD钳位电路的设计实现 | 第34-47页 |
| ·设计工作的背景 | 第34-35页 |
| ·设计方案与工作流程 | 第35-36页 |
| ·电路结构 | 第36-37页 |
| ·电路实现与仿真结果分析 | 第37-43页 |
| ·ESD PMOS管尺寸的确定 | 第38-41页 |
| ·电路的时间响应的仿真分析 | 第41-43页 |
| ·版图实现 | 第43-45页 |
| ·电源轨PMOS钳位电路的版图设计的要点 | 第43-44页 |
| ·各电路版图尺寸的比较 | 第44-45页 |
| ·划片槽内测试电路的版图布局 | 第45页 |
| ·测试结果分析 | 第45-47页 |
| 第6章 全芯片ESD电路的布局 | 第47-51页 |
| ·全芯片电源轨ESD钳位电路的布局要点 | 第47-48页 |
| ·借助HBM模式的电路模型进行仿真分析 | 第48-51页 |
| ·HBM模式的电路模型 | 第48-49页 |
| ·借助HBM模式的电路模型分析全芯片ESD电路的布局 | 第49-51页 |
| 第7章 工作总结与展望 | 第51-52页 |
| 参考文献 | 第52-54页 |
| 致谢 | 第54-55页 |
