| 摘要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 目录 | 第6-7页 |
| 第一章 绪论 | 第7-11页 |
| ·可测性设计的意义和目的 | 第7-8页 |
| ·SoC可测性设计研究现状 | 第8-9页 |
| ·研究课题的背景和主要内容 | 第9-11页 |
| 第二章 可测性设计技术理论概述 | 第11-32页 |
| ·可测性技术的产生及准则 | 第11-14页 |
| ·几种DFT方案的比较 | 第14页 |
| ·基于扫描设计的结构化设计 | 第14-24页 |
| ·基于BIST的可测性设计 | 第24-28页 |
| ·可测性设计面临的挑战及发展趋势 | 第28-32页 |
| 第三章 SAA7750芯片上内嵌SRAM的测试 | 第32-43页 |
| ·SRAM的故障模型 | 第32-35页 |
| ·SRAM的故障检测算法 | 第35-37页 |
| ·SRAM测试方法的选取 | 第37-38页 |
| ·SRAM内建自测试硬件实现 | 第38-40页 |
| ·SRAM内建自测试自动测试向量的生成 | 第40-43页 |
| 第四章 SAA7750芯片上ARM7TDMI处理器的边界扫描设计 | 第43-51页 |
| ·ARM7TDMI的简介 | 第43-44页 |
| ·ARM7TDMI的边界扫描总体设计 | 第44页 |
| ·TAP控制器及指令译码器设计 | 第44-46页 |
| ·边界扫描单元设计 | 第46-48页 |
| ·边界扫描链插入 | 第48-50页 |
| ·边界扫描开销分析 | 第50-51页 |
| 第五章 总结与展望 | 第51-53页 |
| ·本文工作总结 | 第51页 |
| ·前景展望 | 第51-53页 |
| 致谢 | 第53-54页 |
| 参考文献 | 第54-55页 |