| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 SMT 及其发展 | 第10-15页 |
| 1.1.1 SMT 简介 | 第10-11页 |
| 1.1.2 贴片机关键技术 | 第11页 |
| 1.1.3 贴片机结构介绍 | 第11-12页 |
| 1.1.4 贴装头结构介绍 | 第12-14页 |
| 1.1.5 贴装头视觉系统 | 第14-15页 |
| 1.2 贴装头的国内外发展状况 | 第15页 |
| 1.3 本课题的研究意义 | 第15-16页 |
| 1.4 本文的主要研究内容和章节安排 | 第16-18页 |
| 1.4.1 本文的研究内容 | 第16-17页 |
| 1.4.2 本文的章节安排 | 第17-18页 |
| 第二章 贴装头通用控制系统概述 | 第18-30页 |
| 2.1 贴装头通用控制系统的设计需求 | 第18-19页 |
| 2.2 FPGA 核心器件选型 | 第19-25页 |
| 2.2.1 FPGA 介绍 | 第19-23页 |
| 2.2.2 FPGA 芯片选型 | 第23-25页 |
| 2.3 图像采集单元选型 | 第25-27页 |
| 2.3.1 图像传感器介绍 | 第25页 |
| 2.3.2 图像传感器的选型 | 第25-27页 |
| 2.4 贴装头通用控制系统总体硬件架构 | 第27-29页 |
| 2.4.1 供电系统 | 第28页 |
| 2.4.2 FPGA 与 DDR2 SDRAM 核心系统 | 第28-29页 |
| 2.4.3 视频解码电路 | 第29页 |
| 2.4.4 嵌入式 VGA 控制器 | 第29页 |
| 2.4.5 以太网控制器 | 第29页 |
| 2.5 本章小结 | 第29-30页 |
| 第三章 贴装头通用控制系统硬件模块设计 | 第30-45页 |
| 3.1 Xilinx FPGA 核心处理模块设计 | 第30-33页 |
| 3.1.1 XC6SLX16 芯片设计分析 | 第31页 |
| 3.1.2 FPGA 配置电路 | 第31-33页 |
| 3.2 数据存储模块 | 第33-36页 |
| 3.2.1 DDR2 SDRAM 介绍 | 第34页 |
| 3.2.2 DDR2 SDRAM 的硬件设计 | 第34-36页 |
| 3.3 视频解码电路设计 | 第36-38页 |
| 3.3.1 SAA7113H 视频处理芯片介绍 | 第36-37页 |
| 3.3.2 SAA7113H 芯片硬件电路设计 | 第37-38页 |
| 3.4 以太网接口硬件设计 | 第38-40页 |
| 3.4.1 DM9000 芯片介绍 | 第38-39页 |
| 3.4.2 以太网控制器硬件设计 | 第39-40页 |
| 3.5 嵌入式 VGA 接口电路设计 | 第40-42页 |
| 3.6 电源系统设计 | 第42-44页 |
| 3.7 本章小结 | 第44-45页 |
| 第四章 Xilinx SOPC 平台构建和开发 | 第45-57页 |
| 4.1 SOPC 平台构建 | 第45-48页 |
| 4.1.1 Xilinx 开发工具介绍 | 第45-46页 |
| 4.1.2 Xilinx MicroBlaze 微处理器软核介绍 | 第46-48页 |
| 4.2 XC6SLX16 FPGA 系统的 SOPC 平台设计 | 第48-50页 |
| 4.3 FPGA 系统 Bootloader 设计 | 第50-51页 |
| 4.3.1 Bootloader 原理介绍 | 第50-51页 |
| 4.3.2 Bootloader 程序设计 | 第51页 |
| 4.4 Microblaze 微处理器软核嵌入式软件设计 | 第51-56页 |
| 4.4.1 基于 Xilkernel 的软件平台设计 | 第52-53页 |
| 4.4.2 Xilkernel 与 LwIP 协议的嵌入式以太网通信设计 | 第53-56页 |
| 4.5 本章小结 | 第56-57页 |
| 第五章 图像采集、显示模块 IP 核设计 | 第57-80页 |
| 5.1 图像采集模块 IP 核设计 | 第57-68页 |
| 5.1.1 图像采集模块设计分析 | 第57-58页 |
| 5.1.2 SAA7113H 视频解码芯片设计与应用 | 第58-61页 |
| 5.1.3 有效数据采集功能设计 | 第61-64页 |
| 5.1.4 图像数据缓存的设计和实现 | 第64-68页 |
| 5.2 DDR2 SDRAM 图像存储设计与实现 | 第68-75页 |
| 5.2.1 DDR2 SDRAM 控制器 IP 核介绍 | 第69-70页 |
| 5.2.2 DDR2 SDRAM 控制器 IP 核的配置与调试 | 第70-71页 |
| 5.2.3 图像存储和读取模块—NPI 接口 | 第71-75页 |
| 5.3 VGA 实时显示控制模块设计 | 第75-78页 |
| 5.3.1 图像去隔行的方法—组合帧法 | 第76-77页 |
| 5.3.2 帧率提升 | 第77页 |
| 5.3.3 VGA 显示控制模块 IP 核设计 | 第77-78页 |
| 5.4 本章小结 | 第78-80页 |
| 论文总结与展望 | 第80-82页 |
| 参考文献 | 第82-85页 |
| 读硕士学位期间取得的研究成果 | 第85-86页 |
| 致谢 | 第86-87页 |
| 附件 | 第87页 |
