| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-17页 |
| 1.1 功率半导体器件概述 | 第10-12页 |
| 1.2 功率LDMOSFET介绍 | 第12-13页 |
| 1.3 终端技术在功率LDMOS中的应用 | 第13-15页 |
| 1.4 本文主要工作 | 第15-17页 |
| 第二章 LDMOS器件耐压研究和常用终端结构介绍 | 第17-29页 |
| 2.1 LDMOS器件的耐压机理和“硅极限” | 第17-20页 |
| 2.2 场板技术 | 第20-23页 |
| 2.2.1 金属场板技术 | 第20-22页 |
| 2.2.2 电阻场板技术 | 第22-23页 |
| 2.2.3 结型场板技术 | 第23页 |
| 2.3 REBULF技术 | 第23-26页 |
| 2.4 RESURF技术 | 第26-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第三章 新型终端P沟道LDMOS设计与工艺实现 | 第29-52页 |
| 3.1 新型终端P沟道LDMOS设计 | 第29-34页 |
| 3.1.1 器件结构和工作机理分析 | 第29-31页 |
| 3.1.2 耐压和比导通电阻特性分析 | 第31-34页 |
| 3.2 新型终端P沟道LDMOS工艺实现 | 第34-41页 |
| 3.2.1 工艺流程设计 | 第34-38页 |
| 3.2.2 关键工艺步骤分析 | 第38-41页 |
| 3.3 器件结构及工艺参数优化 | 第41-48页 |
| 3.3.1 器件的主要参数 | 第41-42页 |
| 3.3.2 漂移区参数优化 | 第42-44页 |
| 3.3.3 N型外延层参数优化 | 第44-46页 |
| 3.3.4 结型场板区参数优化 | 第46-48页 |
| 3.4 版图设计 | 第48-51页 |
| 3.5 本章小结 | 第51-52页 |
| 第四章 具有延伸栅场板的SOI P沟道LDMOS研究 | 第52-63页 |
| 4.1 器件结构和机理 | 第52-54页 |
| 4.2 耐压和比导通电阻特性分析 | 第54-57页 |
| 4.3 关键参数优化 | 第57-59页 |
| 4.3.1 N-region区的浓度梯度 | 第57-58页 |
| 4.3.2 漂移区掺杂浓度 | 第58-59页 |
| 4.4 工艺流程设计 | 第59-62页 |
| 4.5 本章小结 | 第62-63页 |
| 第五章 结论 | 第63-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 攻读硕士期间的成果 | 第68-69页 |