| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-10页 |
| 1.1 研究背景 | 第7-8页 |
| 1.2 选题意义 | 第8页 |
| 1.3 国内外研究现状 | 第8-9页 |
| 1.4 论文的主要结构 | 第9-10页 |
| 第二章 硬件木马及其检测技术 | 第10-18页 |
| 2.1 硬件木马的结构和分类 | 第10-13页 |
| 2.1.1 硬件木马的结构 | 第10-11页 |
| 2.1.2 硬件木马的分类 | 第11-13页 |
| 2.2 硬件木马检测技术 | 第13-17页 |
| 2.2.1 失效分析技术 | 第13-14页 |
| 2.2.2 逻辑测试技术 | 第14页 |
| 2.2.3 旁路参数分析技术 | 第14-17页 |
| 2.3 本章小结 | 第17-18页 |
| 第三章 基于AES电路的多参数旁路分析检测技术仿真 | 第18-43页 |
| 3.1 AES电路介绍 | 第18-22页 |
| 3.2 仿真平台及流程设计 | 第22-23页 |
| 3.3 基于IDDT-FMAX的技术仿真 | 第23-30页 |
| 3.3.1 理论推导 | 第23-25页 |
| 3.3.2 仿真结果分析 | 第25-30页 |
| 3.4 基于IDDT-IDDT的技术仿真 | 第30-36页 |
| 3.4.1 理论推导 | 第30-31页 |
| 3.4.2 仿真结果分析 | 第31-36页 |
| 3.5 基于IDDT-IDDQ的技术仿真 | 第36-42页 |
| 3.5.1 理论推导 | 第36-37页 |
| 3.5.2 仿真结果分析 | 第37-42页 |
| 3.6 本章小结 | 第42-43页 |
| 第四章 硬件木马FPGA检测平台及测试流程设计 | 第43-50页 |
| 4.1 检测平台的系统架构设计 | 第43-44页 |
| 4.2 基于FPGA的硬件检测流程设计 | 第44-45页 |
| 4.3 基于基准曲线检测技术的FPGA检测方案设计 | 第45-48页 |
| 4.4 FPGA平台实测结果及分析 | 第48-49页 |
| 4.5 本章小结 | 第49-50页 |
| 第五章 提高硬件木马检测覆盖率方法研究 | 第50-65页 |
| 5.1 扫描链与基准曲线相结合的硬件木马检测技术 | 第50-55页 |
| 5.1.1 Can控制器电路及扫描链设计 | 第50-52页 |
| 5.1.2 硬件检测平台设计 | 第52-53页 |
| 5.1.3 测试流程及结果分析 | 第53-55页 |
| 5.2 基于自比较技术的硬件木马检测 | 第55-64页 |
| 5.2.1 自比较技术理论分析 | 第55-57页 |
| 5.2.2 基于自比较技术的EDA仿真 | 第57-62页 |
| 5.2.3 自比较关系的检测方案设计 | 第62-63页 |
| 5.2.4 自比较技术测试结果 | 第63-64页 |
| 5.3 本章小结 | 第64-65页 |
| 第六章 总结与展望 | 第65-67页 |
| 6.1 主要结论 | 第65-66页 |
| 6.2 硬件木马检测技术展望 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 附录: 作者在攻读硕士学位期间发表的论文 | 第71页 |