首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--混合集成电路论文

混合信号集成电路中衬底耦合噪声的研究

摘要第1-5页
ABSTRACT第5-8页
第1章 绪论第8-14页
   ·研究背景和意义第8-9页
   ·国内外发展现状第9-13页
     ·3-D 网格建模第10页
     ·基于边界建模第10-12页
     ·宏建模第12-13页
   ·论文的结构安排第13-14页
第2章 衬底建模基础第14-25页
   ·衬底噪声注入机制第14-16页
     ·碰撞电离第14页
     ·源漏结电容耦合第14-16页
     ·电源地网络耦合第16页
   ·衬底噪声的传播第16页
   ·衬底噪声的影响第16-18页
     ·器件级第16-17页
     ·电路级第17页
     ·系统级第17-18页
   ·衬底的物理特性第18-19页
     ·电阻的影响第18页
     ·电容的影响第18-19页
   ·衬底的寄生效应第19-21页
   ·晶圆的影响第21-23页
     ·轻掺杂衬底第21-22页
     ·外延型衬底第22-23页
   ·本章小结第23-25页
第3章 衬底压缩模型第25-33页
   ·压缩模型参数第25-28页
     ·衬底的扩散电阻第25-26页
     ·衬底耦合噪声接触点第26-28页
   ·外延型衬底模型第28-31页
     ·Z 矩阵公式第29-30页
     ·自身阻抗第30-31页
     ·相互阻抗第31页
   ·轻掺杂衬底模型第31-32页
   ·本章小结第32-33页
第4章 混合信号电路中衬底噪声分析第33-52页
   ·电源/地噪声第33-37页
   ·噪声的非单调性第37-40页
   ·叠加技术第40-43页
   ·衬底耦合噪声等效电路模型第43-47页
     ·单个开关门的衬底建模第43-45页
     ·多个开关门的衬底耦合模型第45-46页
     ·参数提取及模型的有效性第46-47页
   ·衬底耦合噪声中的主要因素第47-50页
     ·电路大小对噪声耦合机制的影响第47-48页
     ·上升时间、电感和电容对主要耦合机制的影响第48-50页
   ·参数敏感性第50-51页
   ·本章小结第51-52页
第5章 衬底耦合噪声减小技术第52-57页
   ·减小开关噪声的数量级第52-54页
     ·增加衬底接触的密度第53-54页
     ·增加去耦电容和减小寄生电感第54页
   ·物理距离隔离第54-55页
   ·深阱隔离第55-56页
   ·差分信号第56页
   ·本章小结第56-57页
结论第57-59页
参考文献第59-64页
致谢第64页

论文共64页,点击 下载论文
上一篇:1.8V低功耗8KS/S12位R-C逐次逼近ADC的设计
下一篇:变换器有源集成封装技术的研究与优化