1.8V低功耗8KS/S12位R-C逐次逼近ADC的设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第1章 绪论 | 第9-18页 |
| ·课题背景及研究的目的和意义 | 第9-10页 |
| ·SAR ADC 的主要发展概况 | 第10-17页 |
| ·改进DAC 结构 | 第10-13页 |
| ·Boost-switch 开关技术 | 第13-14页 |
| ·时间交织结构 | 第14-15页 |
| ·流水线结构 | 第15-16页 |
| ·冗余结构 | 第16-17页 |
| ·本文的主要研究内容 | 第17-18页 |
| 第2章 SAR ADC 的电路设计 | 第18-40页 |
| ·SAR ADC 的系统结构 | 第18-20页 |
| ·模拟多路复用器 | 第20-22页 |
| ·模拟多路复用器结构 | 第20页 |
| ·选通控制电路 | 第20-22页 |
| ·模拟信号传输门 | 第22页 |
| ·采样缓冲放大器 | 第22-25页 |
| ·采样电路 | 第22-23页 |
| ·轨对轨输入级 | 第23-24页 |
| ·AB 类输出级 | 第24页 |
| ·采样缓冲放大器设计 | 第24-25页 |
| ·偏置电路 | 第25-28页 |
| ·PTAT 电流 | 第25-27页 |
| ·偏置电路设计 | 第27-28页 |
| ·比较器 | 第28-34页 |
| ·比较器的特性 | 第28-29页 |
| ·比较器的失调消除 | 第29-31页 |
| ·高速比较器 | 第31-32页 |
| ·比较器设计 | 第32-34页 |
| ·数模转换器 | 第34-37页 |
| ·组合DAC | 第34-35页 |
| ·DAC 结构设计 | 第35-36页 |
| ·DAC 工作原理 | 第36-37页 |
| ·数字子系统 | 第37-39页 |
| ·逐次逼近寄存器 | 第37-38页 |
| ·状态控制器 | 第38页 |
| ·时序逻辑控制器 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第3章 SAR ADC 的仿真结果 | 第40-50页 |
| ·引言 | 第40页 |
| ·子电路仿真结果 | 第40-47页 |
| ·模拟多路复用器 | 第40-42页 |
| ·采样缓冲放大器 | 第42-43页 |
| ·偏置电路 | 第43-45页 |
| ·比较器 | 第45-47页 |
| ·DAC | 第47页 |
| ·整体电路仿真结果 | 第47-49页 |
| ·静态测试 | 第47-48页 |
| ·动态测试 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 第4章 SAR ADC 的版图设计及后仿真 | 第50-56页 |
| ·引言 | 第50页 |
| ·子电路版图设计 | 第50-53页 |
| ·模拟多路复用器 | 第50页 |
| ·采样缓冲放大器 | 第50-51页 |
| ·偏置电路 | 第51-52页 |
| ·比较器 | 第52页 |
| ·DAC | 第52-53页 |
| ·数字子系统 | 第53页 |
| ·整体电路版图设计 | 第53-54页 |
| ·整体电路后仿真结果 | 第54-55页 |
| ·本章小结 | 第55-56页 |
| 结论 | 第56-57页 |
| 参考文献 | 第57-62页 |
| 致谢 | 第62页 |
