| 第一章 绪论 | 第1-16页 |
| ·课题背景及意义 | 第11页 |
| ·课题中采用的主要技术 | 第11-14页 |
| ·虚拟仪器技术 | 第12页 |
| ·可编程逻辑器件 | 第12-14页 |
| ·本课题的研究方法和主要工作 | 第14-16页 |
| 第二章 便携式飞行参数记录仪测试系统的总体设计 | 第16-27页 |
| ·被测飞行参数记录仪介绍与分析 | 第16-18页 |
| ·电源 | 第16页 |
| ·信号转换器 | 第16-17页 |
| ·磁带记录器 | 第17-18页 |
| ·飞行参数记录仪测试系统测试方案与系统组成设计 | 第18-21页 |
| ·测试系统功能需求分析 | 第18页 |
| ·测试项目及方法 | 第18-20页 |
| ·飞行参数记录仪测试系统组成设计 | 第20-21页 |
| ·几种飞行参数记录仪测试系统的实现方案比较 | 第21-25页 |
| ·主控制机的实现方案 | 第22页 |
| ·信号采集与激励信号发生器实现方案比较 | 第22-25页 |
| ·飞行参数记录仪测试系统实现方案的确定 | 第25页 |
| ·本章小结 | 第25-27页 |
| 第三章 便携式飞行参数记录仪测试系统的下位机硬件设计 | 第27-53页 |
| ·单片机部分设计 | 第27-29页 |
| ·器件选择 | 第27-28页 |
| ·W78LE52 单片机性能简介 | 第28-29页 |
| ·大容量存储器部分设计 | 第29-34页 |
| ·存储器芯片的选择 | 第29-30页 |
| ·AT45DB161 简介 | 第30-31页 |
| ·存储器相关硬件电路设计 | 第31-34页 |
| ·FPGA 选型及内部模块设计 | 第34-40页 |
| ·FPGA 器件选择 | 第34-36页 |
| ·FPGA 硬件连接 | 第36页 |
| ·FPGA 内部模块设计 | 第36-40页 |
| ·FPGA 配置电路设计 | 第40-41页 |
| ·FPGA 配置方式的选择 | 第40-41页 |
| ·FPGA 配置电路设计 | 第41页 |
| ·晶振与复位电路设计 | 第41-43页 |
| ·单片机晶振和复位电路设计 | 第41-42页 |
| ·FPGA 晶振电路设计 | 第42-43页 |
| ·串行双极性二进制码产生电路 | 第43-47页 |
| ·飞行参数记录仪串行双极性二进制码分析 | 第43页 |
| ·串行双极性二进制码发生电路 | 第43-47页 |
| ·适配器电路设计 | 第47-52页 |
| ·直流信号发生、驱动和保护电路 | 第47-48页 |
| ·周期信号的电平转换与驱动保护电路 | 第48页 |
| ·并行二进制信号输出接口电路 | 第48-49页 |
| ·并行信号采集接口电路设计 | 第49-50页 |
| ·电平转换电路设计 | 第50-52页 |
| ·继电器控制信号发生与检测电路设计 | 第52页 |
| ·本章小结 | 第52-53页 |
| 第四章 便携式飞行参数记录仪测试系统的下位机软件设计 | 第53-70页 |
| ·主程序模块设计 | 第53-54页 |
| ·主程序模块实现的功能 | 第53页 |
| ·程序设计思想或说明 | 第53-54页 |
| ·模拟信号转换器输出12 路并行信号模块程序设计 | 第54-58页 |
| ·程序实现的功能 | 第54页 |
| ·程序设计思想或说明 | 第54-57页 |
| ·仿真与试验结果 | 第57-58页 |
| ·测试磁带记录器模块程序设计 | 第58-64页 |
| ·程序实现的功能 | 第58-59页 |
| ·程序设计思想或说明 | 第59-64页 |
| ·测试信号转换器模块程序设计 | 第64页 |
| ·测试电源模块程序设计 | 第64-65页 |
| ·测试状态转换时间模块程序设计 | 第65-67页 |
| ·程序实现的功能 | 第65页 |
| ·程序设计思想或说明 | 第65-67页 |
| ·串行双极性二进制码产生模块程序设计 | 第67-68页 |
| ·程序实现的功能 | 第67页 |
| ·程序设计思想或说明 | 第67-68页 |
| ·其他模块设计 | 第68-69页 |
| ·FPGA 向上位机发送数据的启停控制 | 第68页 |
| ·擦FLASH 存储器芯片 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第五章 下位机与上位机通信部分设计 | 第70-80页 |
| ·低速通信部分设计 | 第70-71页 |
| ·确定命令与反馈数据的通信格式 | 第70页 |
| ·串口通信软、硬件设计 | 第70-71页 |
| ·高速通信部分设计 | 第71-79页 |
| ·高速通信部分方式选择 | 第71-72页 |
| ·EPP 模式接口与时序 | 第72-73页 |
| ·FPGA 中FLASH 读及并口通信模块（parallelport）设计 | 第73-78页 |
| ·上位机与FPGA 并行通信的软件实现方法 | 第78-79页 |
| ·本章小结 | 第79-80页 |
| 第六章 上位机虚拟仪器软件设计 | 第80-93页 |
| ·软件框架设计 | 第80-81页 |
| ·软件主要模块设计 | 第81-91页 |
| ·主界面设计 | 第81页 |
| ·检测部分设计 | 第81-89页 |
| ·处理部分设计 | 第89-90页 |
| ·辅助部分设计 | 第90-91页 |
| ·本章小结 | 第91-93页 |
| 第七章 总结与展望 | 第93-94页 |
| ·本文工作总结 | 第93页 |
| ·后期工作展望 | 第93-94页 |
| 参考文献 | 第94-97页 |
| 致谢 | 第97-98页 |
| 在学期间的研究成果及发表的学术论文 | 第98-99页 |
| 附录一 下位机硬件电路图 | 第99-100页 |
| 附录二 系统实物图 | 第100页 |
